「cache-hit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To realize a cache memory for generating a hit signal in a short time by performing comparison of all the bits of an inputted address at a high speed.例文帳に追加

入力されるアドレスの全ビットの比較を高速に実行し、ヒット信号の生成を短時間に行うことができるキャッシュメモリを実現する。 - 特許庁

To provide a buffer control method capable of improving a cache hit rate when a non-continuous data reading request occurs in an address space.例文帳に追加

アドレス空間において非連続なデータ読み出し要求が発生する際のキャッシュヒット率を向上させるバッファ制御方法を提供する。 - 特許庁

To solve the problem that a processing time becomes long due to deterioration in the hit ratio of a cache when processing such as line interpolation is performed, after the decoding of a frame is completed.例文帳に追加

フレームの復号が完了した後にライン補間などの処理を行うと、キャッシュのヒット率が低下し、処理時間が大きくなる。 - 特許庁

To increase a hit rate of a cache by using a characteristic of an access pattern to decide an access area for read-ahead using latency for rotation.例文帳に追加

アクセスパタンの特徴を利用して、回転待ち時間を利用した先読みのアクセス領域を決定することにより、キャッッシュのヒット率を高める。 - 特許庁

To provide a technique for preventing the performance of a network device from deteriorating by preventing a hit rate depending upon the arrival order of packets of a process cache from decreasing.例文帳に追加

プロセスキャッシュのパケットの到着順序に依存するヒット率の低下を防ぎ、ネットワーク装置の性能低下を防ぐ技術を提供する。 - 特許庁

To improve hit rates in an instruction cache and a TLB (translation lookaside buffer) when a native code running in a main route in a virtual instruction code execution environment.例文帳に追加

仮想命令コード実行環境において、ネイティブコードのメインルート走行時のインストラクションキャッシュおよびＴＬＢのヒット率の向上を図る。 - 特許庁

To reduce the response time of transaction processing from a host by improving the hit rate of a cache when executing each processing process.例文帳に追加

各処理プロセスを実行する際のキャッシュのヒット率を向上させることにより、ホストからのトランザクション処理の応答時間を短縮する。 - 特許庁

The memory access analysis device 10 includes: a memory access trace information acquisition part 104a acquiring memory access trace information including a memory access address to be accessed; a cache capacity index acquisition part 104b acquiring a cache capacity index indicating cache capacity necessary for a cache hit at every memory access; and an output part 108 outputting the cache capacity index acquired by the cache capacity index acquisition part 104b.例文帳に追加

メモリアクセス解析装置１０は、メモリアクセスの対象となったメモリアクセスアドレスを含むメモリアクセストレース情報を取得するメモリアクセストレース情報取得部１０４ａと、メモリアクセス毎に、キャッシュヒットに必要なキャッシュ容量を示すキャッシュ容量指標を取得するキャッシュ容量指標取得部１０４ｂと、キャッシュ容量指標取得部１０４ｂによって取得されたキャッシュ容量指標を出力する出力部１０８と、を備えている。 - 特許庁

To provide content cache management technology improving a response time when making a request to a server computer, and capable of drastically reducing reduction of a cache hit rate by a hardware resource limit of a client.例文帳に追加

サーバコンピュータにリクエストを行った際のレスポンスタイムを向上するとともに、クライアントのハードウェアリソース制限によるキャッシュヒット率の低下を激減させることが可能なコンテンツキャッシュ管理技術を提供すること。 - 特許庁

To realize further enhancement in performance with the same cache capacity while maintaining the performance (hit ratio) in any input data, using the cache mechanism, and making the number of the output color, which can be processed simultaneously, variable.例文帳に追加

キャッシュ機構を用いて、任意の入力データにおけるパフォーマンス（ヒット率）を維持しつつ同時処理可能な出力色数を可変とし、同一のキャッシュ容量にて更なるパフォーマンスの向上を実現する。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

When look-up table (LUT) data on a memory are cached by a cache mechanism to execute the data conversion of input data, a hit rate of the input data is determined based on the validity of the data which are cached by the cache mechanism.例文帳に追加

キャッシュ機構によりメモリ上のルックアップテーブル（ＬＵＴ）データをキャッシュし、入力データのデータ変換を行う際に、キャッシュ機構によりキャッシュしたデータの有効性に基づいて入力データのヒット率を判定する。 - 特許庁

To provide a disc device capable of improving the hit efficiency in a cache buffer to a read request from a host device by looking only estimated data ahead and storing them in the cache buffer even in the receipt of a skip read request from the host device, and a cache control method for this device.例文帳に追加

ホストからのスキップ読出し要求があっても、予想されるデータのみを先読みしてキャッシュバッファに蓄えることで、ホスト装置からのリード要求に対するキャッシュバッファでのヒット効率を向上させるディスク装置及び同装置のキャッシュ制御方法を提供することにある。 - 特許庁

As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁

The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.例文帳に追加

データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁

Consequently, when one table 61 is used, the storage contents of a cache memory 13 are not changed and image data of the necessary input images are stored in the cache memory 13, so the hit rate of the cache memory 13 is improved to speedily perform display processing.例文帳に追加

その結果、１つのテーブル６１が利用されているとき、キャッシュメモリ１３の記憶内容は変更されず、キャッシュメモリ１３には必要な入力画像の画像データが記憶されているので、キャッシュメモリ１３のヒット率が向上し、表示処理を迅速に行うことができる。 - 特許庁

To provide a network cache device and a network cache controlling method capable of using cache control of a hit rate higher than that of an LRU for a supposed access pattern and guaranteeing the prescribed value of data volume to be faulted also for an access pattern other than the supposed access pattern.例文帳に追加

本発明の課題は、仮定したアクセスパターンに対しては、ＬＲＵよりもさらにヒット率が高く、仮定したアクセスパターン以外に対しても、フォルトするデータ量の所定値が保証されるキャッシュ制御を用いたネットワークキャッシュ装置およびネットワークキャッシュ制御手法を提供することにある。 - 特許庁

This cache storage device is provided with a cache memory 31 for storing a part of data consisting plural data blocks for every data block and a cache control part 21 for controlling whether storage data stored in the cache memory 31 is to be updated or not in accordance with a hit rate obtained in respective cycles with the prescribed number of the update operations of the data blocks as one cycle.例文帳に追加

複数のデータブロックからなるデータの一部を前記データブロック毎に格納するキャッシュメモリ３１と、前記データブロックの所定数の更新動作を１サイクルとして各サイクルで求められるヒット率に応じて前記キャッシュメモリに格納されている格納データを更新するか否かを制御するキャッシュ制御部２１とを備えている。 - 特許庁

To provide a character processor in which expansion time of a character having a low cache hit rate is reduced while memory resources are suppressed.例文帳に追加

メモリ資源を抑制しつつ、キャッシュヒット率の低い文字の展開時間を軽減することのできる文字処理装置を提供することを目的とする。 - 特許庁

When no cache is hit (S3034, S310), and interpolation data are calculated from each lookup table through an interpolation arithmetic operation (S306, S307 (or S312, S313)).例文帳に追加

ヒットしなかった場合（Ｓ３０４，Ｓ３１０）、夫々ルックアップテーブルから補間演算により補間データを計算する（Ｓ３０６、Ｓ３０７（又はＳ３１２、Ｓ３１３））。 - 特許庁

To arbitrarily set a data unit exchanged between a nonvolatile memory and this device for data capacity of a cache memory for improving a hit rate.例文帳に追加

ヒット率向上のために、キャッシュメモリのデータ容量に対して、不揮発性メモリとの間で取り交わすデータ単位を任意に設定できるようにする。 - 特許庁

To provide a content replacement system which quickly replacements contents in a distributed server without reducing a cache hit rate in the distributed server.例文帳に追加

分散拠点サーバでのキャッシュヒット率を低下させることなく迅速に分散拠点サーバ内のコンテンツを入替えるコンテンツ入替えシステムを提供する。 - 特許庁

To perform color conversion processing at a high speed by increasing a cache hit rate in the color conversion processing in reference to a look-up table.例文帳に追加

ルックアップテーブルを参照して色変換処理を行うにあたり、キャッシュヒット率を高め、色変換処理を高速に実行することを目的とする。 - 特許庁

The evaluation value of a cache use situation besides the contents of the full table is stored with respect to the whole entries of the full table in a hit situation database 104.例文帳に追加

ヒット状況データベース１０４には、フルテーブルの全エントリについて、フルテーブルの内容の他、キャッシュ使用状況の評価値が格納されている。 - 特許庁

To eliminate influence of an access pattern from a host/application having a different cache hit ratio for access from another host/application.例文帳に追加

あるホスト（あるいは、あるアプリケーション）からのアクセスのキャッシュヒット率が別のホスト（あるいは、別のアプリケーション）からのアクセスパターンの影響を受けないようにする。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

To achieve a higher speed in printing by raising the hit ratio of a cache memory and to reduce the memory consumption amount by reducing the number of basic graphic data to be drawn.例文帳に追加

メモリキャッシュのヒット率を上げて印刷を高速にするとともに、描画する基本図形データの個数を減らしてメモリ消費量を少なくする。 - 特許庁

To effectively utilize memory capacity of a routing table (cache memory) provided with each channel interface of a communication node device and to improve the retrieval hit rate of routing information.例文帳に追加

通信ノード装置の各回線インタフェースに設けられたルーティングテーブル（キャッシュメモリ）のメモリ容量有効活用とルーティング情報の検索ヒット率の向上。 - 特許庁

To provide a system that allows a speedup access to an external memory which takes much time, uses an internal cache, copes with six tetrahedrons, and enhances a hit rate.例文帳に追加

時間のかかる外部メモリへのアクセスを高速化し、内部キャッシュを用い、６つの４面体に対応でき、ヒット率を向上させるデータ変換を提供する。 - 特許庁

Hit ratio of a cache is raised in the retrieval processing to raise processing efficiency by storing the branch nodes in the search path stack.例文帳に追加

探索経路スタックにブランチノードを格納することにより、検索処理においてキャッシュのヒット率を上げることができ、処理効率を高めることができる。 - 特許庁

To improve a cache hit rate of an AP server in a retrieval system including the AP server for processing a DB retrieval request from a client.例文帳に追加

クライアントからのＤＢの検索要求を扱うＡＰサーバを備えた検索システムにおいて、ＡＰサーバのキャッシュヒット率を向上させることである。 - 特許庁

In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加

比較回路２０８は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁

When the image data are present in the input image cache memory 14 as the result of decision, a CPU 10 notifies the storing address of the image data decided to be present by the cache hit decision part 16 to an image processing part 15.例文帳に追加

判断の結果、当該画像データが入力画像キャッシュメモリ１４に存在する場合、ＣＰＵ１０は、キャッシュヒット判定部１６が存在すると判断した当該画像データの保存アドレスを画像処理部１５に通知する。 - 特許庁

Further, the cache control part CCC comprises a learning table LTB for learning sensor data arrival periods, a learning table control part LTBC, a cache access control part HIT, a transfer control part TRC and time information TIM.例文帳に追加

さらに、キャッシュ制御部ＣＣＣは、センサデータ到着周期の学習を行う学習テーブルＬＴＢ、学習テーブル制御部ＬＴＢＣ、キャッシュアクセス制御部ＨＩＴ、転送制御部ＴＲＣ、および、時刻情報ＴＩＭ、より構成される。 - 特許庁

To solve the problems that instructions and data copied to a cache memory at the time of repetitive processing task execution are swept out from the cache memory at the time of successive processing task execution, a cache hit rate at the time of the next repetitive processing task execution lowers and overheads increase in the case of executing a successive processing task and a repetitive processing task in a single processor in a time division manner.例文帳に追加

逐次処理タスクと繰返処理タスクを単一のプロセッサで時分割で実行する場合、繰返処理タスク実行時にキャッシュメモリに複写された命令及びデータが、逐次処理タスク実行時にキャッシュメモリから掃出され、次回の繰返処理タスク実行時のキャッシュヒット率が低下し、オーバーヘッドが増大する。 - 特許庁

If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.例文帳に追加

ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁

To provide a programmable controller capable of always performing control in a stable control period by eliminating differences in execution time caused by a hit/mishit of a cache.例文帳に追加

キャッシュのヒット／ミスヒットに起因する実行時間の差異を解消し、常に安定した制御周期で制御することが可能なプログラマブルコントローラを提供すること。 - 特許庁

When a signal on the signal line shows cache hit, the data selector 68 selectively outputs output data from data parts 66 and 67 dedicated to the nodes #1 and #2 of a data memory 65.例文帳に追加

データセレクタ６８は信号線上の信号がキャッシュヒットを示していれば、データメモリ６５のノード＃１，＃２専用のデータ部６６，６７からの出力データを選択して出力する。 - 特許庁

At the time of executing print operation, characters cached in the font cache memory is retrieved and the bit map of a hit character is copied, as it is, to a bit map memory thus enhancing the print speed.例文帳に追加

印刷実行時、フォントキャッシュメモリ内にキャッシュされた文字を検索し、ヒットした文字のビットマップをそのままビットマップメモリへコピーして印刷速度を向上させる。 - 特許庁

To provide an image processing apparatus for enhancing a hit rate of a cache and realizing a high speed image processing of a printer without the need of a color conversion table requiring a large capacity.例文帳に追加

キャッシュのヒット率を向上させ、大きな色変換テーブルを有することなく、プリンタの画像処理の高速化を実現する画像処理装置を提供する。 - 特許庁

The terminating terminal caches corresponding position information and ciphered position information in pairs and acquires ciphered position information from a position center if no cache hit is made.例文帳に追加

着信端末は、対応した位置情報と暗号化位置情報をペアにしてキャッシュし、キャッシュがヒットしないとき、位置センタを使って復号化された位置情報を獲得する。 - 特許庁

An entry selecting device 105 refers to the hit situation database and selects an entry group to be the object of an entry in the case of adding/ erasing the entry between the full table and the cache.例文帳に追加

エントリ選択装置１０５は、フルテーブルとキャッシュとの間のエントリの追加・削除に際して、ヒット状況データベースを参照してその対象となるエントリ群を選択する。 - 特許庁

When the instruction cache memory 5 is hit as stated above, the need for the process of randomly accessing the SDRAM 3 is eliminated and the CPU 2 does not wait for operation.例文帳に追加

また、上記のように命令キャッシュメモリ５がヒットしているとき、ＳＤＲＡＭ３に対してランダムアクセスの処理を行う必要がなく、ＣＰＵ２の動作にウエイトが生じない。 - 特許庁

A circuit to be used for tag information and hit judgment, etc., are abolished in the cache memory 120 and a storage area display register 110 to indicate an area of a main memory 150 currently stored in the cache memory 120 is provided in a microprocessor 100 instead of the circuit.例文帳に追加

キャッシュメモリ１２０にはタグ情報やヒット判定などに使用する回路を廃止し，代わりにマイクロプロセッサ１００に，現在キャッシュメモリ１２０内に格納されているメインメモリ１５０の領域を示す格納領域表示レジスタ１１０を設ける。 - 特許庁

Therefore, when the programs differing in execution level are executed while switched, the capacity of the cache memory can properly and substantially be allocated by the programs of the respective execution levels to increase the cache hit rates of the respective programs.例文帳に追加

従って、実行レベルが異なる複数のプログラムが交互に切換わりながら実行される際には、各実行レベルのプログラム毎にキャッシュメモリの容量を適切な容量に実質的に割り振ることが可能となり、各プログラムでのキャッシュヒット率が高くなる。 - 特許庁