「cache-hit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In the case of a cache hit, the cache memory 1 reads data from a data memory 10 and outputs data read from the data memory 10 to a processor 2 in a third and subsequent stage.例文帳に追加

キャッシュヒットの場合には、第３ステージ以降で、データメモリ１０からのデータ読み出しと、データメモリ１０から読み出されたデータのプロセッサ２への出力を実行する。 - 特許庁

To provide an information processing system, processing method thereof, an information processing device, and a program in which a cache hit rate is improved even when cache capacity is restricted.例文帳に追加

キャッシュ容量に制約がある場合であっても、キャッシュヒット率を向上させるようにした情報処理システム、その処理方法、情報処理装置及びプログラムを提供する。 - 特許庁

A memory item having no locality and posing a demerit when stored in the cache memory 31 can be thus rewritten immediately, so that the cache system can ensure a high hit rate.例文帳に追加

これにより、局所性がなく、キャッシュメモリ３１に格納することがディメリットになるメモリ項目は即座に書き換えることができ、ヒット率の高いキャッシュシステムを提供できる。 - 特許庁

The first two are the per-CPU cache allocation hit and miss counts: the number of times an object was or was not available in the per-CPU cache for allocation. 例文帳に追加

最初の 2 つは per-CPU キャッシュのアロケーションヒットカウントとアロケーションミスカウントである。 すなわち、あるオブジェクトをアロケートしたときに、それが per-CPU キャッシュの内部に あった/なかった 回数である。 - JM

Thus, data exchanges with the external equipment are performed in appropriate timing regardless of the difference in access time at a cache hit or a cache mishit.例文帳に追加

この結果、キャッシュヒット時およびキャッシュミスヒット時におけるアクセスタイムの差に関わらず、適切なタイミングにおいて外部との間でデータ授受を実行することができる。 - 特許庁

By using position information of a memory for update of the cache copy tag at cache replace time, probability of a hit at the copy tag when accessed again from the own node is increased.例文帳に追加

また、キャッシュリプレース時のキャッシュコピータグの更新にメモリの位置情報を利用することで、自ノードから再アクセスされた場合にコピータグにヒットする確率を上げる。 - 特許庁

A mask circuit masks a portion of an access address in order to access the stack cache area with access to the first data cache area disabled during the assertion of the stack hit signal.例文帳に追加

マスク回路は、スタックヒット信号のアサート中に、第１データキャッシュ領域のアクセスを禁止してスタックキャッシュ領域をアクセスするために、アクセスアドレスの一部をマスクする。 - 特許庁

To improve the hit rates of data cache and TLB cache by collecting objects frequently referred to from one thread as a data taken into a data cache and TLB at the time of process execution.例文帳に追加

プロセス実行時にデータキャッシュおよびＴＬＢに取り込まれるデータとして、１つのスレッドから頻繁に参照されるオブジェクトを集約させることで、データキャッシュおよびＴＬＢキャッシュのヒット率を向上させる。 - 特許庁

A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.例文帳に追加

キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁

To improve through-put in a whole system by enhancing a cache hit rate in a real-time system with the higher update frequency of master data.例文帳に追加

マスタデータの更新頻度が高いリアルタイムシステムでキャッシュヒット率を高め、システム全体のスループットを向上させる。 - 特許庁

This semiconductor device uses the method changing the access priority of the bus arbitration on the basis of a cache hit rate to perform the bus arbitration.例文帳に追加

キャッシュヒット率に基づいてバス調停のアクセス優先順位を変更し、バス調停を行う方法を用いる。 - 特許庁

Thus, cache hit ratio in a dither method and an error diffusion method is raised to raise the whole processing efficiency.例文帳に追加

これにより、ディザ法および誤差拡散法におけるキャッシュヒット率を向上させ、全体の処理効率を向上させる。 - 特許庁

This system comprises a cache memory 8, a processor 30, a hit determination circuit 5, an interval timer 3, and a control register 4.例文帳に追加

キャッシュメモリー８と、プロセッサー３０と、ヒット判定回路５と、インターバルタイマー３と、制御レジスター４とから構成される。 - 特許庁

To provide a compiler device for a computer system which improves the hit rate of a cache memory.例文帳に追加

キャッシュメモリのヒット率を向上させることができるコンピュータシステム用のコンパイラ装置を提供することを目的とする。 - 特許庁

A sub-processor which performs decoding processing of compressed image raises the hit rate by cache in succeeding processing, by calculating cache area based on parameters which shows characteristic of image and changing memory area to cache adaptively when it transfers data from the main memory to cache.例文帳に追加

圧縮画像の復号処理を行なうサブプロセッサは、メインメモリからデータをキャッシュに転送する際、画像の特徴を表すパラメータを基にキャッシュエリアを計算し、キャッシュするメモリ領域を適応的に変化させることにより、後続の処理でキャッシュにヒットする確率を高くする。 - 特許庁

To develop a program at ease and also in a short time to enhance a cache hit rate with avoiding a cache thrashing and to satisfy demanded functions with reducing an operation time.例文帳に追加

この発明は、キャッシュスラッシングを回避してキャッシュヒット率を高め、実行時間を短縮して要求される性能を満足させるプログラムを容易かつ短時間で開発することを課題とする。 - 特許庁

To reply data RD2 outputted from a cache memory upon a cache hit, in the case that the additional information stored when performing block load indicates that "the error is present", the additional information is added.例文帳に追加

キャッシュヒットのときにキャッシュメモリから出力されるリプライデータＲＤ２に対して、ブロックロード時に記憶しておいた付加情報が「エラーがある」を示す場合に上記付加情報を付加する。 - 特許庁

Data the cash 4 output to the bus 101 at the time of cache hit and data read from a storing circuit for a cache of the caches 5 are compared with each other and the result is stored.例文帳に追加

キャッシュヒット時に２次キャッシュ４がバス１０１に出力したデータと２次キャッシュ５のキャッシュ用記憶回路から読み出されたされたデータとを比較し，その結果を記憶する。 - 特許庁

Accordingly, in case the present channel is maintained, only the files having a high possibility of being viewed are stored in the cache memory 103b, enabling an increase of the hit rate of the cache memory 103b.例文帳に追加

このため、キャッシュメモリ１０３ｂには、現在のチャンネルが維持された場合に視聴される可能性の高いファイルのみが格納され、キャッシュメモリ１０３ｂのヒット率を高くできる。 - 特許庁

To increase the efficiency of using a cache to enhance its hit rate by controlling the way of prefetching so that data from the same area on a disk will not exist in the cache at the same time.例文帳に追加

ディスク上同一領域からのデータがキャッシュに同時に存在することのないよう先読みの仕方を制御し、キャッシュの使用効率を上げてヒット率を向上させる。 - 特許庁

In an HDC(Hard Disk Controller) being an LSI for controlling a disk memory, a read cache control part 104 is provided with a host address latch part 105, a hit decision part 106, and a cache data table 107.例文帳に追加

ディスク記憶装置制御用ＬＳＩであるＨＤＣ(Hard Disk Controller)において、リードキャッシュ制御部１０４内にホストアドレスラッチ部１０５と、ヒット判定部１０６と、キャッシュデータテーブル１０７を持つ。 - 特許庁

In between reading cycles, a cache controller of the cache checks the parity bit in regard to a tag entry, and if a hit is displayed, it checks a parity bit in regard to a corresponding data storage entry.例文帳に追加

読取りサイクルの間に、キャッシュのキャッシュコントローラは、タグエントリについてパリティビットをチェックし、ヒットが表示されると、対応するデータ記憶装置エントリについてパリティビットをチェックする。 - 特許庁

A cache block 10 does not update an address array 12 at that time but processes the subsequent instruction as a cache hit, when the subsequent instruction hits an address stored in an entry that is planned to be updated.例文帳に追加

キャッシュブロック10ではその時点でアドレスアレイ12は更新せず、更新予定のエントリに格納されているアドレスに後続命令がヒットした場合にはキャッシュヒットとして処理する。 - 特許庁

A logic circuit 313 changes the line size of the cache line based on the number of cache hit times (register 390) and the number of line re-access times (logic circuit 350) and stores it in a register 301.例文帳に追加

論理回路３１３は、これらキャッシュヒット回数（レジスタ３９０）とライン再アクセス回数（論理回路３５０）とに基づいて、キャッシュラインのラインサイズを変更し、レジスタ３０１に格納する。 - 特許庁

To provide a content delivery system capable of performing stable content delivery even if the number of clients or the hit rate of a network cache is changed.例文帳に追加

コンテンツ配信システムで、クライアント数やネットワークキャッシュのヒット率に変動があっても、安定したコンテンツ配信を行うこと。 - 特許庁

To prevent the deterioration of a cache hit rate when an arithmetic processing unit configured as a multi-processor is used as a single processor.例文帳に追加

マルチプロセッサ構成の演算処理装置において、シングルプロセッサとして利用した場合に、キャッシュヒット率の低下を回避する。 - 特許庁

To provide an apparatus and a method for receiving digital data broadcast with an increased hit rate of a cache memory.例文帳に追加

キャッシュメモリのヒット率を高くすることが可能なデジタルデータ放送受信装置およびデジタルデータ放送受信方法を提供する。 - 特許庁

To exhibit a processing capability according to the number of conversion servers without requiring synchronization of caches in the conversion servers while ensuring a cache hit.例文帳に追加

キャッシュヒットを保証しつつ、各変換サーバのキャッシュの同期を不用とし、変換サーバの数に応じた処理能力を発揮する。 - 特許庁

To improve the hit rate of a disk cache by validly operating prefetch by using the history of access at the time of reading data.例文帳に追加

データ読み出し時にアクセスの履歴を利用してより有効にプリフェッチを行うことで、ディスクキャッシュのヒット率の向上を図る。 - 特許庁

To improve a cache hit rate and to improve the throughput of a system by performing an appropriate address conversion processing at memory accessing.例文帳に追加

メモリアクセス時に適切なアドレス変換処理を行うことにより、キャッシュヒット率を向上し、システムのスループットを向上する。 - 特許庁

The power source switch control unit inputs a hit rate from respective cache hit count parts to identify power source regions where a large hit rate occurs and those in which a small hit rate occurs and when it is detected that a difference between the two hit rates exceeds a preset threshold, switches power supply to the power source regions of low hit rate to off.例文帳に追加

電源スイッチ制御部は各キャッシュヒット計数部からのヒット率を入力して，大きいヒット率を発生する電源領域と小さいヒット率を発生する電源領域を識別し，２つのヒット率の差が予め設定された閾値を越えたという条件を満たすことを検出すると，ヒット率の低い電源領域への電源供給をオフに切替えるよう構成する。 - 特許庁

The cache memory control circuit has a selecting part 42 that can select each way or two prescribed ways or more of a cache memory 16, having a plurality of ways in a prescribed order; a comparison part 33 for detecting a cache hit, each way; a control part 41 for stopping selecting each way or the two prescribed ways or more in the selecting part 42, when a cache hit is detected.例文帳に追加

キャッシュメモリ制御回路は、複数のウェイを有するキャッシュメモリ１６の各ウェイをあるいは所定の２以上のウェイを、所定の順番で選択可能な選択部４２と、各ウェイにおけるキャッシュヒットを検出する比較部３３と、キャッシュヒットを検出すると、選択部４２における各ウェイあるいは所定の２以上のウェイの選択を停止させる制御部４１とを有する。 - 特許庁

When the result of cache discrimination due to a cache discriminating circuit 12 for a write command shows cache hit, a disk controller 8 performs processing from the start of data transfer to the end of the command only through respective circuits 10-17 composed of hardware while a CPU 5 is not concerned in.例文帳に追加

ディスクコントローラ８は、ライトコマンドのキャッシュ判定回路１２によるキャッシュ判別結果がキャッシュヒットの場合には、ＣＰＵ５が関与せずに、ハードウエアによる各回路１０〜１７のみでデータ転送の開始からコマンドの終了までを処理する。 - 特許庁

By such comparison, the cache way having a probability of resulting in a cache hit is determined, when the branch target address is determined as an instruction word address to be fetched next, a fetch instruction word is extracted by accessing only to the determined cache way.例文帳に追加

このような比較によって、キャッシュヒットを発生させる可能性があるキャッシュウェイを決定し、ブランチ目的アドレスが次にフェッチする命令語アドレスと決定されれば、決定されたキャッシュウェイのみ接近してフェッチ命令語を抽出する。 - 特許庁

When hit rate x is 50% or higher (S2), contents belonging to a genre having the hit rate below 30% in each genre are deleted from the cache server (S6-S8, S11), and contents belonging to a genre having a high audiovisual tendency are distributed beforehand in the cache server (S9, S10, S12, S13).例文帳に追加

また、ヒット率ｘが５０％以上のときには（Ｓ２）、ジャンルごとのヒット率が３０％未満のジャンルに属するコンテンツをキャッシュサーバから削除すると共に（Ｓ６〜Ｓ８，Ｓ１１）、視聴傾向が高いジャンルに属するコンテンツをキャッシュサーバに事前配布する（Ｓ９，Ｓ１０，Ｓ１２，Ｓ１３）。 - 特許庁

To provide a data storage device, which has a cache function of continuing hit test of hardware using a controller.例文帳に追加

ハードウェアのコントローラによるヒット判定を継続的に実行できるキャッシュ機能を実現したデータ記憶装置を提供することにある。 - 特許庁

To ensure a high hit ratio even when a character code system is replaced during printing without requiring a large capacity cache memory.例文帳に追加

大容量のキャッシュメモリを必要とすることなく、印刷中に文字コード体系が切り替わった場合でも高いヒット率を確保する。 - 特許庁

A hit rate of the cache memory is also enhanced to quicken the reading, by adding a priority and a protection flag to an area indicated and read by the read-ahead command to control efficiently the cache memory.例文帳に追加

また、先読みコマンドで指示されて読み出した領域に優先度や保護フラグを付加してキャッシュメモリを効率的に管理することにより、キャッシュメモリのヒット率を向上させ読み出しを高速化する。 - 特許庁

Upon cache degeneration, the software 10 monitors whether or not the measured CPU usage and the cache hit count measured by the hardware 20 exceed predetermined thresholds.例文帳に追加

そして、ソフトウェア１０は、キャッシュの縮退が発生した場合には、計測されたＣＰＵ使用率と、ハードウェア２０によって計測されたキャッシュヒット数とが所定の閾値を超えているか否かを監視する。 - 特許庁

One of addresses (selected by order of priority logic on the basis of hit-miss information from the upper level cache) is gated to a work line driver of a memory array of the cache at the lower level by a multiplexer.例文帳に追加

アドレスの１つ（上位レベルのキャッシュからのヒット／ミス情報に基づいて優先順位論理によって選択）は、マルチプレクサによって、下位レベルのキャッシュのメモリ・アレイのワード線ドライバにゲートされる。 - 特許庁

To increase the cache hit rates of programs which are executed at respective execution levels on an information processing system which has a CPU switching and executing programs differing in execution level and a cache memory.例文帳に追加

実行レベルが異なる複数のプログラムが切換わりながら実行されるＣＰＵと、キャッシュメモリとを有する情報処理システムにおいて、各実行レベルで実行されるプログラムのキャッシュヒット率を高くする。 - 特許庁

To provide a disk drive that improves the mean processing speed of read access by increasing cache hit probability by registering data which need to be processed by correction and restoration in a cache table in high priority order.例文帳に追加

訂正回復処理が必要なデータをキャッシュテーブルに高い優先順位で登録し、キャッシュヒット確率を高くしてリードアクセスの平均処理速度を向上させるディスク装置を提供する。 - 特許庁

An AND circuit 106 outputs a data break signal to the CPU core 101 on the basis of the cache hit signal of the data cache 102 to make the CPU core 101 execute a break.例文帳に追加

また、ＡＮＤ回路１０６は、比較器１０４の一致判定信号と、データキャッシュ１０２のキャッシュヒット信号とに基づいてＣＰＵコア１０１にデータブレーク信号を出力し、ブレークを実行させる。 - 特許庁

When the registers are continuously restored from the stack, the memory control device forcibly clears a dirty bit on a hit cache entry simultaneously with the reading of data from the cache memory by the processor core.例文帳に追加

又メモリ制御装置はスタックからの連続的なレジスタ復帰時に、プロセッサコアがキャッシュメモリからデータを読出すと同時に、ヒットしたキャッシュエントリ上のダーティビットを強制的にクリアすることを実現する。 - 特許庁

The circuit 25 generates data input output control signals STRB that are commonly used with an external circuit with a prescribed different timing in accordance with a cache hit and a cache mishit.例文帳に追加

制御回路２５は、キャッシュヒット時およびキャッシュミスヒット時のそれぞれに応じて、所定の異なるタイミングにおいて、外部回路とも共有されるデータ入出力制御信号ＳＴＲＢを生成する。 - 特許庁