「capacitance effect」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the low noise amplifier, a capacitor 9 having a capacitance sufficiently larger than the parasitic capacitance in a field effect transistor 3 is provided between the drain D and source S of the field effect transistor 3 in order to vary the parasitic capacitance in a field effect transistor 3 artificially.例文帳に追加

この低雑音増幅器では、電界効果トランジスタ３内部の寄生容量に比べて容量が十分に大きなコンデンサ９を、電界効果トランジスタ３のドレインＤとソースＳとの間に設けることによって、電界効果トランジスタ３内部の寄生容量を擬似的に変化させる。 - 特許庁

To enhance a degree of freedom in allocation of a compensating capacitance part of a semiconductor device, and also to obtain effect of flatness.例文帳に追加

半導体装置の補償容量部の配置自由度を高め、かつ、平坦化効果を得る。 - 特許庁

To provide a field-effect transistor having a low capacitance in an off-state, and to provide a method of manufacturing the same.例文帳に追加

オフ時の静電容量が低い電界効果トランジスタ、およびその製造方法を提供する。 - 特許庁

To provide a technology of improving the resonance characteristics of a minute resonator, by suppressing the effect of parasitic capacitance in the minute resonator.例文帳に追加

微小共振器における寄生容量の影響を抑制して共振特性を向上させる。 - 特許庁

The pixel part has an enough capacitance to transfer the kickback effect of the first gate signal to the pixel electrode.例文帳に追加

また、画素部は、第1のゲート信号のキックバック効果を画素電極に伝えるべき容量を備える。 - 特許庁

To provide a semiconductor device having the enough less short channel effect of a field effect transistor with less junction capacitance, and with a less junction leakage current.例文帳に追加

電界効果トランジスタの短チャネル効果が十分に小さく、且つ、接合容量および接合リーク電流も十分に小さい半導体装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can restrain proximity effect and loading effect in forming a gate electrode and reduce parasitic capacitance.例文帳に追加

ゲート電極の形成における近接効果及びローディング効果を抑制し、且つ、寄生容量の低減できる半導体装置の製造方法を提供する。 - 特許庁

Further any effect of noise can be removed by periodically detecting the applied capacitance, while stable capacitance values can be obtained with digital filter.例文帳に追加

そして、印加されたキャパシタンスを周期的に検知することでノイズの影響を除去することができ、デジタルフィルタを備えて安定的なキャパシタンス値を獲得することができる。 - 特許庁

This reduces the capacitance between the turns and has the effect of increasing the self resonant frequency of the coil.例文帳に追加

これは各巻き線間の静電容量を減少させ、コイルの自己共鳴周波数を増大させる効果を生む。 - 特許庁

To improve the characteristics of a device by reducing a junction leakage current and a capacitance to improve a short channel effect.例文帳に追加

接合漏洩電流とキャパシタンスを低減させ短チャンネル効果を改善して素子の特性を向上させる。 - 特許庁

As a result, the amplitude of the output voltage of the transistor 14 is increased by receiving the effect of the auxiliary capacitance 12.例文帳に追加

こうするとランジスタ１４の出力電圧の振幅は、補助容量１２の影響を受けて増加する。 - 特許庁

To provide a multilayered wiring structure which can suppress increase of capacitance of wiring due to a shield and can also compensate the shield effect of the shield.例文帳に追加

シールドによる配線容量の増加を抑え、シールド効果も補償できる多層配線構造を提供する。 - 特許庁

To provide a winding-type coil having a structure that an effect on floating capacitance due to a magnetic core is controlled.例文帳に追加

磁性体コアによる浮遊容量への影響を抑えることができる構造を有した巻線型コイルを提供する。 - 特許庁

To reduce the power consumption and read error of a nonvolatile memory using a field effect transistor with variable gate capacitance.例文帳に追加

ゲート容量可変の電界効果トランジスタを用いた不揮発性メモリの消費電力と読み出しエラーとを低減する。 - 特許庁

To reduce a gate resistance and reduce a parasitic capacitance between the gate and an ohmic electrode when a field effect transistor is manufactured.例文帳に追加

電界効果トランジスタを製造する際に、低ゲート抵抗化し、かつゲート/オーミック電極間の寄生容量を低減する。 - 特許庁

To reduce an effect of parasitic capacitance of a switching transistor to obtain a value reflecting an output of light receiving element more precisely.例文帳に追加

スイッチングトランジスタの寄生容量の影響を少なくして、受光素子の出力を反映した値をより正確に得る。 - 特許庁

Thus, equivalent input capacitance, formed by the mirror effect due to the parasitic capacitance, is eliminated, then the load is not imposed on the control circuit 26, and then reduction of power consumption and the miniaturization are realized.例文帳に追加

その結果、寄生容量が原因でミラー効果により形成される等価入力容量が解消し、制御回路２６に負担がかからず低消費電力化、小型化を実現できる。 - 特許庁

To provide a charge pump circuit capable of reducing reference leak and interference spurious by suppressing an effect of parasitic capacitance (stray capacitance) and suppressing voltage fluctuation of a control signal.例文帳に追加

寄生容量（浮遊容量）の影響を抑制し、制御信号の電圧変動を抑えることで、リファレンスリークや妨害スプリアスを少なくすることが可能なチャージポンプ回路を提供する。 - 特許庁

To ensure high speed operation by lessening a parasitic capacitance ratio with respect to intrinsic capacitance without causing an increase of a device area in a field effect transistor, and to provide a method of manufacturing the same.例文帳に追加

電界効果型トランジスタ及びその製造方法に関し、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減して高速動作を可能にする。 - 特許庁

To form a source and a drain, which are respectively formed on the upper and lower gate electrodes of an field-effect transistor, in a state, where the source and drain are aligned with each other to minimize parasitic capacitance which impairs high-speed operation of the field-effect transistor.例文帳に追加

上下のゲート電極にソースとドレインを整合した状態で形成して、電界効果トランジスタの高速動作を阻害する寄生容量を最小にする。 - 特許庁

To solve the problem that an MOS field-effect transistor has gate capacitance structurally, the gate capacitance is increased as the channel area is increased and the gate oxide film is thinned, resulting in a limit due to the gate capacitance for improving high frequency operation characteristics.例文帳に追加

ＭＯＳ電界効果トランジスタは、構造的にゲート容量を有しており、チャネル面積が大きくなるほど、ゲート酸化膜が薄くなるほどゲート容量が大きくなり、このゲート容量により高周波動作を向上させる上で限界が生じる。 - 特許庁

To provide a semiconductor device having a field-effect transistor capable of preventing heat generation and capable of reducing parasitic capacitance.例文帳に追加

発熱の抑制及び寄生容量の低減が可能な電界効果型トランジスタを備えた半導体装置を提供すること。 - 特許庁

To provide a high-speed MIS field-effect transistor which has a low capacitance and includes element isolation regions having fine high-temperature characteristics.例文帳に追加

低容量且つ高温特性が良好な素子分離領域を有する高速なＭＩＳ電界効果トランジスタを提供する。 - 特許庁

In this case, not only a resistance change but also changes of a capacitance and an inductance are detected, and thereby sensitivity is improved by a synergistic effect.例文帳に追加

この際、抵抗の変化のみでなく、静電容量、インダクタンスの変化も検出し、相乗効果により感度が向上する。 - 特許庁

To reduce a pressure loss and capacitance of a piezoelectric element without preventing a piezoelectric transversal effect thereof.例文帳に追加

圧電素子の圧電横効果を妨げることなく、圧電素子の圧力損失を低減すると共に、圧電素子の静電容量を低減する - 特許庁

A capacitive load effect of an ESD circuit having an electrostatic protection diode is reduced by using a capacitance compensation circuit.例文帳に追加

容量補償回路を用いることによって静電保護ダイオードを有するＥＳＤ回路の容量性負荷効果を軽減する。 - 特許庁

To provide MOS transistors that can control a short channel effect and reduce source/drain junction capacitance.例文帳に追加

ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させることができるＭＯＳトランジスターを提供することである。 - 特許庁

To provide a high-sensitivity piezoelectric sensor with an effect of a floating capacitance being suppressed by preventing entrapment of air during lamination of base materials.例文帳に追加

基材の貼合せ時の空気の混入を防止し、浮遊容量の影響を抑えた高感度な圧電センサを実現する。 - 特許庁

The insulating layer is interposed between the scanning line 2, the auxiliary capacitor wiring 3 and the signal wire 6, by which an active matrix substrate can be lessened in signal wire capacitance to give little effect on the auxiliary capacitance.例文帳に追加

走査線２および補助容量配線３と信号線６との間に絶縁体層が存在することにより、補助容量値への影響を少なく、信号線容量値を低減することができる。 - 特許庁

However, a node A is drawn to the GND level by a coupling effect by the parasitic capacitance 14 and charging current i1 flows to the node A since the parasitic capacitance 14 exists between bit lines BL11 and BL21.例文帳に追加

ところが、ビットラインＢＬ１１・ＢＬ２１間に寄生容量１４が存在するので、ノードＡは寄生容量１４のカップリング効果によりＧＮＤレベルへ引かれ、ノードＡへ充電電流ｉ１が流れる。 - 特許庁

In addition, resistance Rp1, Rp2, capacitance Cp, inductance Lm, L1, and resistance RL1 are added in consideration of a skin effect and an electromagnetic proximity effect of the internal electrode within the laminated chip capacitor as well as a loss and parasitic capacitance of a dielectric material, and parasitic inductance of an external electrode.例文帳に追加

更に、積層チップコンデンサ内部における内部電極の表皮効果と、電磁近接効果を考慮するとともに、誘電体材料の損失や寄生キャパシタンス，外部電極の寄生インダクタンスも考慮し、レジスタンスRp1，Rp2、キャパシタンスCp、インダクタンスLm，L1，レジスタンスRL1を追加する。 - 特許庁

To provide a field-effect transistor which reduces a parasitic capacitance generated between an umbrella part of a gate electrode of T-type structure and a diffusion layer, and to provide a method of manufacturing the field-effect transistor.例文帳に追加

Ｔ型構造のゲート電極の傘部と拡散層の間に生じる寄生容量を低減した電界効果トランジスタ及びその電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a field effect transistor for increasing a gain by reducing the capacitance between a gate and a drain, and to provide a semiconductor device and a method for manufacturing the field effect transistor.例文帳に追加

ゲート・ドレイン間の静電容量を低減することによって、ゲインを増大させた電界効果トランジスタ及び半導体装置並びに電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a trench DMOS field-effect transistor and its manufacturing method by which the capacitance between drain and gate can be reduced.例文帳に追加

ドレイン・ゲート間容量を低減させることが可能なトレンチ型ＤＭＯＳ電界効果トランジスタ及びその製造方法を実現する。 - 特許庁

Since each equivalent capacitor is multiplied by a gain with the mirror effect, a smaller resistance and a smaller capacitance are enough to realize the same time constant.例文帳に追加

等価容量値は，ミラー効果によりゲイン倍されているので，同じ時定数を実現するには，少ない抵抗値，容量値で済む。 - 特許庁

Then, output voltages of amplifiers 27, 18 are fluctuated by that effect, but, fluctuations of the output voltages are cancelled by impressing a capacitance driving signal whose phase is opposite to that of the auxiliary capacitance driving signal on the capacitance 31 connected to the signal output terminal 33 of the driver.例文帳に追加

その影響によりアンプ２７，２８の出力電圧が変動するが、同時に、信号出力端子３３に接続された容量３１に補助容量駆動信号と逆位相の容量駆動信号Ｖｃｌを印加することにより前記出力電圧の変動を相殺する。 - 特許庁

To reduce effect of parasitic capacitance on each circuit which becomes impossible to be neglected when a capacitance value of a negative feedback circuit is reduced in order to increase the speed of a conventional amplifier circuit having feedback circuit comprised of a parallel connection circuit of resistance and capacitance.例文帳に追加

抵抗と容量の並列接続回路から成る負帰還回路を有する従来のアンプ回路において、回路の高速化を実現するために前記負帰還回路の容量値を低減していくと、回路各部に付随する寄生容量の影響が無視できなくなる。 - 特許庁

To provide an apparatus and method for detecting change in a capacitance value capable of detecting variations of the capacitance value between a sensor capacitive element and a reference capacitive element with high precision by excluding the effect of a parasitic capacitive element of a capacitive sensor to regulate fluctuations in the capacitance value.例文帳に追加

容量センサの寄生容量素子の影響を排除し容量値のばらつき等を調整して、センサ容量素子と参照容量素子との差分容量値を精度良く検出することが可能な容量値変化検出装置および容量値変化検出方法を提供すること - 特許庁

In the equivalent circuit model of a field effect transistor used for a power converting circuit, the capacitance Cgs between the gate and the source, the capacitance Cgd between the gate and the drain, and the channel current source Ich are extracted from the switching waveform in the inductive load of the field effect transistor.例文帳に追加

電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおいて、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを、電界効果型トランジスタの誘導性負荷におけるスイッチング波形から抽出する。 - 特許庁

Thus, the parasitic capacitance of the output terminal 4 is decreased without deteriorating a surge protecting effect, thereby improving high frequency characteristics.例文帳に追加

このことによって、サージ保護効果を劣化させることなく出力端子４の寄生容量を減らし高周波特性を改善することが出来る。 - 特許庁

To provide an attenuator circuit which causes no distortion in an analog signal after voltage division by removing the effect of the terminal-to- terminal capacitance of a solid-state relay.例文帳に追加

ソリッドステートリレーの端子間容量の影響が排除され、分圧後のアナログ信号に歪みが生じないアッテネータ回路を提供する。 - 特許庁

The similar effect to a case where a resistor and a capacitor are provided can be obtained by parasitic resistance and parasitic capacitance of the load transistor T2.例文帳に追加

負荷用トランジスタＴ２の寄生抵抗及び寄生容量によって、抵抗素子及びキャパシタを設けた場合と同様な効果が得られる。 - 特許庁

To design the wiring pattern of a semiconductor device efficiently by a simple means while taking account of the effect of parasitic capacitance from the start of design.例文帳に追加

簡易な手段によって、設計当初から寄生容量の影響を考慮した半導体装置の配線パターンの設計を効率良く行う。 - 特許庁

Instead of the resistive member 18, an insulation member, showing piezoelectric effect or a conductive member constituting capacitance and capable of displacing may be provided.例文帳に追加

抵抗部材１８の代りにピエゾ電気効果を示す絶縁部材又は静電容量を構成する変位可能な導電部材を設けてもよい。 - 特許庁

To provide a manufacturing method for a junction gate field effect transistor having a gate electrode which is free of a parasitic capacitance.例文帳に追加

寄生静電容量が形成され難い構成のゲート電極を備えた接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁