「cell array」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

In the memory cell array 47ma, memory cells 47m1 to 47m8 arranged in the row direction are connected in series electrically and form a series memory cell group.例文帳に追加

メモリセルアレイ４７ｍａでは、行方向に並ぶメモリセル４７ｍ１〜４７ｍ８が電気的に直列接続されて直列メモリセル群をなす。 - 特許庁

To provide a self-aligning method for forming a downsized memory cell having a novel structure, and to provide a memory cell array formed by using the same.例文帳に追加

サイズを減少し新規な構造を有するメモリセルを形成する自己整列型方法及びそれにより形成されたメモリセルアレーを提供する。 - 特許庁

A memory cell array is divided into a plurality of memory cell blocks MBL1 and MBL2 that are to be units, respectively, for performing an erasing operation collectively.例文帳に追加

メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックＭＢＬ１およびＭＢＬ２に分割されている。 - 特許庁

To provide a solar cell module which achieve a smaller size of terminal boxes, a solar cell array using the module and a solar power generation system.例文帳に追加

端子ボックスを小型化できる太陽電池モジュール、並びにこのモジュールを用いた太陽電池アレイ及び太陽光発電システムを提供する。 - 特許庁

To improve reliability of reading/writing operation in an MRAM (magnetic RAM) device having a memory cell array in which a defective memory cell exists.例文帳に追加

欠陥のあるメモリセルが存在するメモリセルアレイを有するＭＲＡＭデバイスにおいて、読出しおよび書込み動作の信頼性を高めること。 - 特許庁

To improve operation efficiency by optimizing the number of bits for operating memory cells in a row en bloc in one memory cell row of a VG type memory cell array.例文帳に追加

ＶＧ型メモリセルアレイの１つのメモリセル行に対し、その行内一括して動作させるビット数を最適化して動作効率を高める。 - 特許庁

A spare array (SP#0) in which a spare memory cell is arranged is arranged commonly for plural normal sub-arrays in which plural normal memory cell are arranged.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).例文帳に追加

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁

To provide a semiconductor memory device together with its manufacturing method wherein a memory cell is formed whose operation margin is large across the entire memory cell array.例文帳に追加

メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供する。 - 特許庁

To enhance positional accuracy and a speed when specifying a position on a semiconductor substrate of a defective cell in a semiconductor device provided with a cell array.例文帳に追加

セルアレイを備えた半導体装置において、不良セルの半導体基板上の位置を特定する際の位置精度及び速度を向上させる。 - 特許庁

Each cell array shares basically a sense amplifier column between adjacent memory cell blocks, and constitutes 2×16 non-independent banks making 8 blocks as 1 bank.例文帳に追加

各セルアレイは、基本的に隣接メモリセルブロック間でセンスアンプ列を共有して、８ブロックを１バンクとして、非独立の２×１６バンクを構成する。 - 特許庁

The extent of the coverage area of the micro cell depends on a distance from the antenna of a cell site and the dimension of the array for deciding the angle diffusion of beams.例文帳に追加

マイクロセルのカバレッジ領域の大きさは、セルサイトのアンテナからの距離とビームの角度拡散を決定するアレイの次元に依存する。 - 特許庁

In a solar cell system, the solar cell array using the wide foundation block is disposed in a location directly affected by wind, and the solar cell array using the narrow foundation block is disposed at a portion on the leeward of the wide foundation block.例文帳に追加

また、本実施形態の太陽電池システムは、風の影響を直接受ける箇所に幅広基礎ブロックを使用した太陽電池アレイを配置し、幅広基礎ブロックの風下に当たる部分に細幅基礎を使用した太陽電池アレイを配置する。 - 特許庁

To provide a solar cell module using a dye-sensitized solar cell, or a photovoltaic power generator using a dye-sensitized solar cell, which prevents a voltage inversion phenomenon of a cell constituting an array and generates power.例文帳に追加

色素増感太陽電池を用いた太陽電池モジュールまたはアレイを構成するセルの電圧逆転現象を防止して発電する色素増感太陽電池を用いた太陽光発電装置を提供する。 - 特許庁

The solar cell array according to the present embodiment includes a solar cell module and a conveyance mechanism that is detachably fixed on a frame of the solar cell module and has a placement section for placing the solar cell module and a traveling mechanism.例文帳に追加

本実施形態の太陽電池アレイは、太陽電池モジュールと、太陽電池モジュールの架台に着脱可能に固定され、太陽電池モジュールを載置する載置部及び走行機構を有する搬送機構と、を備える。 - 特許庁

In one embodiment, a bipolar cell ( 31 ) includes a cell boundary ( 32 ) that defines a cell active area ( 33 ), a first array ( 41 ) of bipolar transistors is formed in the cell active region ( 33 ) and configured for a first function.例文帳に追加

一実施例において、バイポーラ・セル（３１）は、セル活性領域（３３）を定義するセル境界（３２）を含み、バイポーラ・トランジスタの第１アレイ（４１）はセル活性領域（３３）内に形成され、第１機能のために構成される。 - 特許庁

A voltage corresponding to a boosting voltage VDDR is applied to the gate of a dummy memory cell 186 having a threshold voltage corresponding to the memory cell of a redundant memory cell array 1a to read the data of the dummy memory cell 186.例文帳に追加

冗長メモリセルアレイ１ａ中のメモリセルに対応する閾値電圧を有するダミーメモリセル１８６のゲートに、昇圧電圧ＶＤＤＲに対応する電圧を与えてダミーメモリセル１８６のデータ読出しを行う。 - 特許庁

To prevent the erroneous low determination of the threshold value of a memory cell to be programmed caused by the flowing-out of a cell current to an adjacent cell during program verification in a memory array having a bit line shared between memory cells.例文帳に追加

ビット線がメモリセル間で共有されたメモリアレイでは、プログラムベリファイ時に、隣接セルにセル電流が流出するために、プログラムすべきメモリセルのしきい値が低めに誤判定される。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

Therefore, since a MONOS type memory cell is used as a memory cell of 1 bit/cell and the conventional type array constitution is adopted, the manufacturing process and the constitution can be simplified.例文帳に追加

したがって、ＭＯＮＯＳ型メモリセルを１ビット／セルのメモリセルとして使用し、従来型のアレイ構成を採用したので、製造プロセスの簡単化および構成の簡単化を図ることができる。 - 特許庁

To provide a roof mounting structure of a solar cell module and a solar cell array capable of being applied to a deformed tile and carrying out the waterproofing mounting work of the solar cell module on a roof.例文帳に追加

変形瓦に適用可能であり、屋根上に太陽電池モジュールを防水取付け施工できる太陽電池モジュールの屋根取付け構造体及び太陽電池アレイを提供すること。 - 特許庁

When three word lines are simultaneously activated from one cell array block, a redundancy cell to replace a defective memory cell connected to one of the three word lines is selected.例文帳に追加

一つのセルアレイブロックから三つのワードラインを共に活性化させる場合、前記三つのワードラインのいずれか一つに結合された不良メモリセルを代替するリダンダンシーセルを選択する。 - 特許庁

To invert a data stored in a memory cell while correctly reading the data stored in each memory cell, even when a memory cell array is composed of a plurality of memory cells.例文帳に追加

複数のメモリセルにてメモリセルアレイが構成される場合においても、個々のメモリセルに記憶されているデータの正確な読み出しを可能としつつ、メモリセルに記憶されているデータを反転する。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

A memory cell array operates at a low frequency being one-eighth of an actual data output frequency.例文帳に追加

メモリセルアレイの動作としては、実際のデータ出力周波数の８分の１の低い周波数で動作する。 - 特許庁

To suppress short-circuiting between adjacent unit cells, in a fuel cell of a planer-array type.例文帳に追加

平面配列型の燃料電池において、隣接する単セル間で短絡が生じることを抑制する。 - 特許庁

The NAND flash memory includes a memory cell array, a data register for storing data read out from the memory cell array, an address register for designating the data to be transferred from the memory cell array to the data register, and a control circuit having a descending-order read command to allow the address register operate in the descending order.例文帳に追加

メモリセルアレイと、前記メモリセルアレイから読み出されたデータを保持するデータレジスタと、前記メモリセルアレイから前記データレジスタヘ転送されるデータを指定するアドレスレジスタと、前記アドレスレジスタを降順に動作させる降順読出しコマンドを持つ制御回路とを具備することを特徴とするＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

Next the data of a page size recorded at a prescribed address of a memory cell array 221 is read to a sense amplifier 223.例文帳に追加

次にメモリセルアレイ２２１の所定のアドレスに記録されたページ単位のデータをセンスアンプ２２３に読み出す。 - 特許庁

Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).例文帳に追加

しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁

To increase data input/output speed under environment in which speed of a memory cell array access clock is restricted.例文帳に追加

メモリセルアレイアクセスクロックの速度が制限される環境下でデータ入出力速度を増加させること。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, blocks A-D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ〜Ｄに分割されている。 - 特許庁

The memory cell array 1 has memory cells connected to the word lines and bit lines and arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

The semiconductor memory apparatus is provided with a memory cell array in which a plurality of memory cells are arranged and a sense amplifier circuit for reading out data of the memory cell array, exclusive OR operation processing is performed between read-out data of the memory cell array and expected value data supplied from the outside in the sense amplifier circuit.例文帳に追加

半導体記憶装置は、複数のメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To provide a FPGA cell and array structure which use an FN tunnel for writing and erasing.例文帳に追加

書き込み及び消去のためにＦＮトンネルを使用するＦＰＧＡセル及びアレイ構造を提供する。 - 特許庁

To provide a semiconductor memory device, including a three-dimensional memory cell array capable of securing high integration and process margins.例文帳に追加

高密度、且つ工程マージンの確保された３次元メモリセルアレイを含む半導体メモリ素子を提供する。 - 特許庁

To reduce manufacturing cost of a mask ROM by preventing an increase in area of a memory cell array region of the mask ROM.例文帳に追加

マスクＲＯＭのメモリセルアレイ領域の面積増加を防ぎ、製造コストの低減を実現する。 - 特許庁

To provide a large-capacity and inexpensive memory cell array of a nonvolatile variable-resistance element excelling in current controllability.例文帳に追加

電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現する。 - 特許庁

In the memory cell array, a plurality of memory cells connected to word lines and bit lines are arranged in matrix.例文帳に追加

メモリセルアレイは、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

The memory cell array MCA is arranged in the 2nd region and composed of cells having MTJ elements.例文帳に追加

メモリセルアレイＭＣＡは、第２領域内に配設され、ＭＴＪ素子を有する複数のセルから構成される。 - 特許庁

To provide a nonvolatile semiconductor memory in which occupancy area of a memory cell array can be reduced.例文帳に追加

メモリセルアレイの占有面積を小さくすることが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The replacement data cell array 2 is provided with a plurality of first storage sections 28 and a plurality of second storage sections 29.例文帳に追加

置換データ用セルアレイ２は複数の第１格納部２８と複数の第２格納部２９とを備える。 - 特許庁

To provide a method of selectively programming an interconnect portion of an FPGA cell and an array structure.例文帳に追加

ＦＰＧＡセル及びアレー構造体の相互接続部を選択的にプログラムする方法を提供する。 - 特許庁

Each of the reading selection gates 65 is disposed outside from the bit line driver 50 for the memory cell array 10.例文帳に追加

読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。 - 特許庁

Wordlines in a cell array 2 are classified in every 8 lines, and erasure sectors ES0-ES15 are constituted in each block.例文帳に追加

セルアレイ２内のワード線を８本ごとに区分し、各ブロックに消去セクタＥＳ０〜ＥＳ１５を構成する。 - 特許庁