「cell array」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

To reliably detect a resistance state of a magnetoresistive memory device in a resistive cross point memory cell array, without markedly reducing the memory cell density.例文帳に追加

メモリセル密度を著しく低下させることなしに、抵抗性クロスポイントメモリセルアレイ内の磁気抵抗メモリ素子の抵抗状態を確実に検出すること。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

To enable a replacing operation to be improved in electrical safety when solar cells are additionally connected in series to a solar cell series so as to form a solar cell array.例文帳に追加

太陽電池直列体に新たに太陽電池を直列接続して太陽電池アレイを形成する際の電気安全性を向上せしめる。 - 特許庁

To provide a solar cell module which can ensure a large annual energy production without upsizing, and to provide a solar cell array.例文帳に追加

太陽電池モジュールを大型化させることなく、多くの年間発電量を得ることが可能な太陽電池モジュール及び太陽電池アレイを提供する。 - 特許庁

After data has been written in a memory cell array according to an internal address signal, in read-out operation, read-out data from each memory cell is compared with expected value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

In the reference cell array 47ra, reference cells 47r1 to 47r3 arranged in the row direction are connected in series electrically and form a series reference cell group.例文帳に追加

リファレンスセルアレイ４７ｒａでは、行方向に並ぶリファレンスセル４７ｒ１〜４７ｒ３が電気的に直列接続されて直列リファレンスセル群をなす。 - 特許庁

The solar cell panel 13 is array-constituted, in such a way that many solar cell modules 12 are arranged in the longitudinal direction and the transverse direction.例文帳に追加

太陽電池パネル１３は、裏面が異なる色に着色された太陽電池モジュール１２を多数縦横方向に配列させてアレイ構成したものである。 - 特許庁

A bank leaf cell is generated, by continuously placing Y bank control circuit leaf cells and cell array leaf cells, using a first lower placement template (step ST1).例文帳に追加

第１の下位配置テンプレートを用いてバンク制御回路リーフセル及びセルアレイリーフセルをＹ個連続して配置して、バンクリーフセルを生成する（ステップＳＴ１）。 - 特許庁

In a memory array, a repeated unit 140a corresponding to a single memory cell MC is continuously arranged, with the memory cell MC arranged in matrix.例文帳に追加

メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。 - 特許庁

METHOD FOR FORMING NONVOLATILE MEMORY CELL HAVING TREATED DIELECTRIC AT LOW TEMPERATURE BETWEEN WORD LINES AND BIT LINES, AND NONVOLATILE MEMORY ARRAY INCLUDING SUCH MEMORY CELL例文帳に追加

ワード線とビット線間に低温形成した誘電体のある不揮発性メモリーセルを形成する方法およびそのようなメモリーセルを有する不揮発性メモリーアレイ - 特許庁

Each.unit in the reference cell array 200 is constituted of plural reference cells connected in series between circuits 210 which control the sense amplifier circuit 300 and a reference cell.例文帳に追加

基準セルアレイ内の各ユニットは、感知増幅器回路と基準セルとを制御する回路の間に直列連結された複数の基準セルで構成される。 - 特許庁

To provide a solar cell module (20) which comprises an array of lenses (22a-22j), equipped with corresponding secondary optical elements (210) and corresponding solar cell receivers (12a-12j).例文帳に追加

レンズ（２２ａ〜２２ｊ）のアレイ、対応する２次的光エレメント（２１０）及び対応する太陽電池レシーバ（１２ａ〜１２ｊ）を備えた太陽電池モジュール（２０）。 - 特許庁

OUTPUT LEAD WIRE LEADING STRUCTURE, METHOD FOR FORMING OUTPUT LEAD WIRE LEADING STRUCTURE, OUTPUT LEAD WIRE LEADING UNIT, SOLAR CELL MODULE AND SOLAR CELL ARRAY例文帳に追加

出力リード線取出し構造及び出力リード線取出し構造の形成方法、出力リード線取出しユニット、太陽電池モジュール、太陽電池アレイ - 特許庁

Erasure is performed simultaneously by sharing a memory cell array 4 for protecting data and a reference cell for read-verify.例文帳に追加

データ保護情報を記録するためのデータ保護用メモリセルアレイ４と、リード／ベリファイ用リファレンスセル３の消去用の回路を共通にし、同時に消去を行う。 - 特許庁

The non-volatile semiconductor storage device comprises a memory cell 100 containing first and second MONOS memory cells, and a plurality of memory cell array regions.例文帳に追加

不揮発性半導体記憶装置は、第１，第２のＭＯＮＯＳメモリセルを有するメモリセルを１００、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

The spin-torque MRAM cell array 405 has spin-torque MRAM cells 100 (henceforth "MRAM cell 100") arrayed in rows and columns.例文帳に追加

スピントルクＭＲＡＭセルアレイ４０５は、スピントルクＭＲＡＭセル１００（以下「ＭＲＡＭセル１００」という。）を横方向と縦方向に配列したものである。 - 特許庁

To non-destructively and surely read a stored logical value only from a selected memory cell without being affected by the other memory cell in a ferroelectric memory array.例文帳に追加

強誘電体メモリアレイにおいて、他のメモリセルの影響を受けることなく、選択したメモリセルからのみ、その記憶論理値を非破壊的に確実に読み出す。 - 特許庁

The memory cell with the first address and the memory cell with the second address are not adjacent to each other in at least row and column directions in the memory array 2.例文帳に追加

第１のアドレスのメモリセルと第２のアドレスのメモリセルとは、メモリアレイ２内では少なくとも行方向および列方向において隣接しない。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 - 特許庁

To provide a method for repairing a solar cell array which can achieve a remarkable cost reduction by simplifying electric connection work at the time of solar cell replacement.例文帳に追加

太陽電池交換時の電気接続作業を簡略化して大幅なコスト削減を実現し得る太陽電池アレイの補修方法を提供する。 - 特許庁

The resistance change memory device has: a cell array in which memory cells which store resistance values set reversibly as data are arranged; a sense amplifier which reads data of a selected memory cell of the cell array; and a voltage generation circuit which generates a voltage pulse for converging a resistance status of the selected memory cell according to data after reading data of the selected memory cell.例文帳に追加

抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。 - 特許庁

To prevent a write-in voltage from being output to a memory cell array in which a write-in operation is finished by discriminating verify-read data for every array when the data to be batch written straddle over a plurality of memory cell arrays.例文帳に追加

一括で書き込むデータが複数のメモリセルアレイにまたがっている場合に、アレイ毎にベリファイ読み出しデータを判定し、書き込みが終了したメモリセルアレイに対して書き込み電圧を出力しないようにする。 - 特許庁

Dummy bit lines Dummy BL and Dummy/BL are arranged by setting a pitch equal to a pitch between bit lines in a memory cell array MCA outside a bit line BL0 arranged in the end of the memory cell array MCA.例文帳に追加

メモリセルアレイＭＣＡの端部に配置されたビット線ＢＬ０の外側に、メモリセルアレイＭＣＡ内のビット線間のピッチと同一のピッチを空けて、ダミービット線ＤｕｍｍｙＢＬ及びＤｕｍｍｙ／ＢＬを配置する。 - 特許庁

The method is characterized by providing a buffer memory 4 related to the cell matrix array 2, and housing memory words to the prescribed number (n) in the buffer memory 4 after the last read-out of the cell matrix array 2.例文帳に追加

この方法の特徴は、セル・マトリックス・アレイ２に関連するバッファ・メモリ４を提供し、さらに所定の数（ｎ）のメモリ・ワードを、セル・マトリックス・アレイ２の最後になされた読出しの後に、バッファ・メモリ４に格納するものである。 - 特許庁

A line of a memory cell array 4 to which a first access is performed through a port A is specified by a first row address; and a line of the memory cell array 4 to which a second access is performed through a port B is specified by using a second row address.例文帳に追加

第１のロウアドレスによってポートＡを通じて第１のアクセスをするメモリセルアレイ４の行が指定され、第２のロウアドレスによってポートＢを通じて第２のアクセスをするメモリセルアレイ４の行が指定される。 - 特許庁

By this, a memory cell array area and a predetermined pad can be connected within a shorter distance by using a wiring formed in an upper layer that has lower electrical resistance, and power potential can be stably supplied to the memory cell array area.例文帳に追加

これにより、上層の低抵抗配線を用いてメモリセルアレイ領域と所定のパッドとを短距離で接続できるため、メモリセルアレイ領域に電源電位を安定的に供給することが可能となる。 - 特許庁

The number of twin memory cells for reference in the reference cell array 600 and arrangement coincide with the number of twin memory cells 100 arranged in the small blocks 215 being the minimum unit on manufacturing process of a cell array and arrangement.例文帳に追加

リファレンスセルアレイ６００中のリファレンス用ツインメモリセルの個数及び配列は、セルアレイの製造工程上の最小単位のであるスモールブロック２１５に配置されたツインメモリセル１００の個数及び配列と一致している。 - 特許庁

The vias ZB are continuously formed over the plurality of cell array layers MA, and a plurality of vias ZB having equal leading and termination positions are connected to the first or second wiring of different cell array layers.例文帳に追加

ビアＺＢは、複数のセルアレイ層ＭＡに跨って連続的に形成され、且つ始端位置と終端位置とが等しい複数のビアＺＢが、異なるセルアレイ層の第１又は第２の配線に接続されている。 - 特許庁

Consequently, memory capacity available for the user is made higher in the memory cell array of same integration density by reducing a rate occupied by a recording area for parity bit in the memory cell array compared with a conventional device.例文帳に追加

結果、従来装置に比べてメモリセルにおけるパリティビット用の記録領域の占める割合を低下させることで、集積密度が同一のメモリセルアレイにおいて、ユーザが利用可能な記憶容量を高くしている。 - 特許庁

A solid-state image pickup element 9 consists of a photoelectric cell array 90 that accumulates in every pixel signal charges in response to their exposure time and a read circuit 91 that reads information of the signal charges in the photoelectric cell array 90.例文帳に追加

固体撮像素子９は、露光時間に応じた信号電荷を画素ごとに蓄積する光電セル配列９０と、光電セル配列９０の信号電荷の情報を読出す読出し回路９１とで構成されている。 - 特許庁

The control circuit layer 200a includes at least any one of: a row decoder driving word lines provided in the memory cell array layer, and a sense amplifier sensing and amplifying a signal from bit lines provided in the memory cell array layer.例文帳に追加

制御回路層２００ａは、メモリセルアレイ層に設けられたワード線を駆動するローデコーダ、及びメモリセルアレイ層に設けられたビット線からの信号を検知増幅するセンスアンプの少なくともいずれか一方を備える。 - 特許庁

Each of the core chips comprises a memory cell array 70, a through electrode TSV1 for data, and an output circuit RBUFO that outputs read data read from the memory cell array 70 to the through electrode TSV1 for data.例文帳に追加

コアチップのそれぞれは、メモリセルアレイ７０と、データ用の貫通電極ＴＳＶ１と、メモリセルアレイ７０から読み出されたリードデータをデータ用の貫通電極ＴＳＶ１に出力する出力回路ＲＢＵＦＯとを備える。 - 特許庁

This lead-acid battery has a monoblock battery jar 2 composed of an array of a plurality of cells 2a to 2f, and has a plus terminal 3a in one end cell 2a of the array of the respective cells 2a to 2f, and a minus terminal 3b in the other end cell 2f.例文帳に追加

複数のセル２ａ〜２ｆの配列よりなるモノブロック電槽２を有し、各セル２ａ〜２ｆの配列の一方の端のセル２ａにプラス端子３ａ、他方の端のセル２ｆにマイナス端子３ｂを有する。 - 特許庁

A first array composed of a junction leaf cell is constituted so that tiles are arranged by using at least one 1-cell and at least one 0-cell, and at least one logical expression is defined by the relative positional relationship of mutual cells configuring the array.例文帳に追加

接合リーフ・セルから成る第１のアレイは、少なくとも１個の１−セルと少なくとも１個の０−セルを用いてタイルを並べたように構成され、アレイを構成するセル同士の相対的な位置関係によって少なくとも１つの論理式を定義する。 - 特許庁

A semiconductor memory device 50 includes a PMOS sense circuit 1, an NMOS sense circuit 2, a precharge circuit 3, a dummy cell circuit 4, a column selection circuit 5, a separation circuit 6, a memory cell array MCA 1, a memory cell array MCA 2, and Nch MOS transistors NT 1 to 6.例文帳に追加

半導体記憶装置５０には、ＰＭＯＳセンス回路１、ＮＭＯＳセンス回路２、プリチャージ回路３、ダミーセル回路４、カラム選択回路５、切り離し回路６、メモリセルアレイＭＣＡ１、メモリセルアレイＭＣＡ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至６が設けられる。 - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

In first to third memory sub-arrays 11A-11c excluding a forth memory sub-array 11D, cell columns of 64 columns accessed by column lines respectively are arranged, cell columns of 65 columns including a redundant cell column 11a is arranged only in the forth memory sub-array 11D.例文帳に追加

第４のメモリサブアレイ１１Ｄを除く第１〜第３のメモリサブアレイ１１Ａ〜１１Ｃは、それぞれカラム線によりアクセスされる６４列分のセル列が配置され、第４のメモリサブアレイ１１Ｄにのみ、冗長セル列１１ａを含む６５列分のセル列が配置されている。 - 特許庁

To develop an array substrate for observing, without cell destruction, the structural information on molecules including protein, sugar chain and lipids existing on cell surface layer, and to provide a new operational technique easily, swiftly and inexpensively realizing a cell surface layer profile using the array substrate.例文帳に追加

細胞表層に存在するタンパク質、糖鎖、脂質などの分子の構造情報を、細胞を破壊せずに観察するためのアレイ基板の開発と、それを用いて簡便・迅速・安価に細胞表層のプロファイルを達成しうる新規操作手法の提供。 - 特許庁

The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9.例文帳に追加

不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。 - 特許庁

The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.例文帳に追加

本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁

Also a substrate 12 constituting the liquid crystal cell 10, is itself made to be a micro lens array and at the same time surface recessing parts of the micro lens array is constituted so as to be filled with an adhesive to stick the array to the observer's side polarizing plate 22.例文帳に追加

また、液晶セル１０を構成する基板１２自身をマイクロレンズアレイとすると共に、このマイクロレンズアレイの表面凹部を、観察者側偏光板２２接着用の粘着剤で満たす構成とした。 - 特許庁

The cell has an array substrate 1, a counter substrate 2 disposed opposing to the array substrate 1, and a liquid crystal layer 3 made of a liquid crystal material sealed between the array substrate 1 and the counter substrate 2.例文帳に追加

アレイ基板１と、アレイ基板１に対向して配置された対向基板２とを備え、アレイ基板１と対向基板２との間には液晶材料によって形成された液晶層３が封入されている。 - 特許庁

To provide an array substrate which can maintain an even cell thickness without increasing manufacturing steps and a liquid crystal display device comprising the array substrate for a liquid crystal display equipped with a color filter on the array substrate side.例文帳に追加

アレイ基板側にカラーフィルタを具備する液晶表示装置において、製造工程を増加させることなく、均一なセル厚みを維持することが可能なアレイ基板と、それを備えた液晶表示装置を提供する。 - 特許庁

To provide a solar cell module and a solar cell array with a small environmental load such that the solar cell module itself and solar cell module composition materials are easily adapted to disposal processing and recycling while securing electric safety.例文帳に追加

電気的安全性を確保しつつ、太陽電池モジュールそのもの及び太陽電池モジュール構成材料の廃棄処理やリサイクル対応が容易で、環境負荷の少ない太陽電池モジュール及び太陽電池アレイを提供する。 - 特許庁

To provide a solar cell module having an arbitrary planar shape in which the output does not decrease below that of a rectangular solar cell module having the same area, and a solar cell array in which the output does not decrease even when the array is constituted by connecting a plurality of solar cell module having different area.例文帳に追加

本発明は、任意の平面形状としても、同一面積の長方形の太陽電池モジュールと比較して出力が小さくなることのない太陽電池モジュール、及び、互いに面積の異なる複数個の太陽電池モジュールを接続して構成されていても出力が小さくなることのない太陽電池アレイを提供する。 - 特許庁