「circuit synthesis method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

HIGHER ORDER SYNTHESIS METHOD, THREAD GENERATED BY USING THE HIGHER ORDER SYNTHESIS METHOD AND METHOD FOR GENERATING CIRCUIT例文帳に追加

高位合成方法とその高位合成方法を用いて生成されたスレッドおよび回路生成方法 - 特許庁

LOGIC SYNTHESIS METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の論理合成方法 - 特許庁

LOGICAL SYNTHESIS METHOD FOLLOWING CORRECTION OF CIRCUIT例文帳に追加

回路修正に伴う論理合成方法 - 特許庁

VOICE SYNTHESIS CIRCUIT AND METHOD, AND ELECTRONIC EQUIPMENT USING THE SAME例文帳に追加

音声合成回路、方法およびそれを用いた電子機器 - 特許庁

HIGH-LEVEL SYNTHESIS METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の高位合成方法 - 特許庁

METHOD AND CIRCUIT FOR DETECTING RAKE SYNTHESIS PATH例文帳に追加

レイク合成パス検出方法及び回路 - 特許庁

BEHAVIORAL SYNTHESIS DEVICE, BEHAVIORAL SYNTHESIS METHOD, PROGRAM, RECORDING MEDIUM, AND MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

動作合成装置、動作合成方法、プログラム、記録媒体、および半導体集積回路の製造方法 - 特許庁

BEHAVIORAL SYNTHESIS DEVICE, MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, BEHAVIORAL SYNTHESIS METHOD, BEHAVIORAL SYNTHESIS CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

動作合成装置、半導体集積回路の製造方法、動作合成方法、動作合成制御プログラムおよび可読記録媒体 - 特許庁

BEHAVIORAL SYNTHESIS SYSTEM, BEHAVIORAL SYNTHESIS METHOD, CONTROL PROGRAM, READABLE STORAGE MEDIUM, MANUFACTURING METHOD OF LOGIC CIRCUIT, AND LOGIC CIRCUIT例文帳に追加

動作合成システム、動作合成方法、制御プログラム、可読記録媒体、論理回路の製造方法および論理回路 - 特許庁

An FDM synthesis circuit 5 modulates N pieces of data in the FDM method.例文帳に追加

ＦＤＭ合成回路５はＮ個のデータをＦＤＭ方式で変調する。 - 特許庁

WAVEFORM SYNTHESIS CIRCUIT AND DUTY CORRECTION CIRCUIT INCLUDING CIRCUIT OF THE SAME, AS WELL AS DUTY CORRECTION METHOD例文帳に追加

波形合成回路と該回路を備えたデューティ補正回路及びデューティ補正方法 - 特許庁

DEVICE AND METHOD FOR OPERATION SYNTHESIS, METHOD FOR MANUFACTURING DIGITAL CIRCUIT, OPERATION SYNTHESIS CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

動作合成装置および動作合成方法、ディジタル回路の製造方法、動作合成制御プログラム、可読記録媒体 - 特許庁

HIGH-LEVEL SYNTHESIS APPARATUS, HIGH-LEVEL SYNTHESIS METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

高位合成装置および高位合成方法、半導体集積回路の製造方法、制御プログラム、可読記憶媒体 - 特許庁

LOGIC SYNTHESIZER, LOGIC SYNTHESIS METHOD, COMPUTER READABLE RECORDING MEDIUM HAVING LOGIC SYNTHESIS PROGRAM AND STORED THEREIN METHOD FOR MANUFACTURING CIRCUIT例文帳に追加

論理合成装置、論理合成方法、論理合成プログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 - 特許庁

FREQUENCY SYNTHESIS CONTROL CIRCUIT WITH SERIAL PERIPHERAL INTERFACE AND ITS OPERATING METHOD例文帳に追加

シリアル周辺インタフェ—ス付き周波数合成制御回路とその動作方法 - 特許庁

To provide a tapered gate and a synthesis method for improving the quality of synthesized circuit mounting.例文帳に追加

合成された回路実装の品質を改善するテーパ付きゲートおよび合成方法を提供する。 - 特許庁

HARDWARE DESCRIPTION LANGUAGE SYNTHESIS TOOL AND DESIGN METHOD USING IT FOR INTEGRATED CIRCUIT例文帳に追加

ハードウエア記述言語合成ツール及びそれを利用した集積回路の設計方法 - 特許庁

In this method for distributing a logic synthesis restriction to respective logic synthesis units, the logic synthesis restriction is distributed to respective logic synthesis units by using information obtained from a net list of a design circuit 1, and then the logic synthesis restriction is redistributed on the basis of weighting by using information obtained from a floor plan of the circuit 1.例文帳に追加

本発明は、論理合成制約の論理合成単位への分配を実行する論理合成制約の分配方法であって、設計回路のネットリストから得られる情報を使い論理合成制約の論理合成単位への分配を実行し、その後回路のフロアプランから得られる情報を使い論理合成制約の重みづけによる再分配を実行することを特徴とする。 - 特許庁

HYPERBRANCHED POLYMER SYNTHESIS METHOD, HYPERBRANCHED POLYMER, RESIST COMPOSITION, SEMICONDUCTOR INTEGRATED CIRCUIT, AND SEMICONDUCTOR INTEGRATED CIRCUIT PRODUCTION METHOD例文帳に追加

ハイパーブランチポリマーの合成方法、ハイパーブランチポリマー、レジスト組成物、半導体集積回路、および半導体集積回路の製造方法 - 特許庁

To provide an automatic high-order synthesis method which restrains a decrease in degree of flexibility due to the integration of variable array in a high-order synthesis and generates the RTL description of a logic circuit which is small in circuit area and operates at a high-speed, and a high-order synthesis program therefor.例文帳に追加

変数配列の統合による高位合成での自由度の減少を抑制し、回路面積が小さく、高速動作が可能な論理回路のＲＴＬ記述を生成する自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁

SYSTEM FOR CREATING DICTIONARY FOR SPEECH SYNTHESIS, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

音声合成用辞書作成システム、半導体集積回路装置及び半導体集積回路装置の製造方法 - 特許庁

CIRCUIT BLOCK FOR CLOCK TREE SYNTHESIS AND CLOCK TREE CIRCUIT AND ITS DESIGN METHOD例文帳に追加

クロック・ツリー・シンセシス用回路ブロック及びクロック・ツリー回路及びクロック・ツリー回路の設計方法 - 特許庁

To reduce the circuit scale of a distortion compensation power amplification circuit where envelope feedback control is applied to the complex synthesis PD method and to reduce the cost.例文帳に追加

複素合成ＰＤ法に包絡線帰還制御を適用した歪補償電力増幅回路の回路規模を縮小してコストを低減する。 - 特許庁

DEVICE, METHOD FOR HIGH-ORDER SYNTHESIS, METHOD OF MANUFACTURING LOGIC CIRCUIT BY HIGH-ORDER SYNTHESIZING METHOD AND RECORDING MEDIUM例文帳に追加

高位合成装置および高位合成方法、高位合成方法による論理回路の製造方法、記録媒体 - 特許庁

To obtain a diversity synthesis circuit and a diversity synthesis method where a diversity receiver using an equalizer applied to a propagation line with fading always detects and monitors a signal level of each route and keeps a signal level after the synthesis.例文帳に追加

フェージングを伴う伝搬路に使用される等化器を伴ったダイバーシティ受信機において、各ルートの信号レベルを常時検出し監視し、合成後の信号レベルを保持するダイバーシティ合成回路およびダイバーシティ合成方法を得る。 - 特許庁

The existence of a multi-path is discriminated through the presence of many high level points and the synthesis method in the synthesis circuit 22 is changed depending on the result of discrimination.例文帳に追加

そして、相関出力において、高レベルの点が多数あることでマルチパスの存在を判定し、この判定結果に応じて合成回路２２における合成手法を変更する。 - 特許庁

To provide a method and circuit for detecting a rake synthesis path by which a threshold for selecting an optimum rake synthesis path is obtained without the need for provision of a means for weak electric field measures to prevent deterioration in reception performance.例文帳に追加

受信性能劣化を防ぐための弱電界対策を行なう手段を設ける必要がなく、最適なレイク合成パス選択閾値が得られるようにすること。 - 特許庁

In the boundary condition synthesis and processing method, a boundary condition is extracted (step 101), a data base related to the extracted boundary condition is prepared (step 102) and lower circuit information unnecessary for the synthesis of a boundary is deleted from the data base (step 103).例文帳に追加

境界条件を抽出し（ステップ１０１）、この抽出した境界条件に関するデータベースを作成し（ステップ１０２）、このデータベースから境界合成に必要のない下位回路情報を削除（ステップ１０３）する。 - 特許庁

To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.例文帳に追加

クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁

To provide a circuit design method and a circuit design program for easily and highly precisely inserting a clock gating cell in a circuit where logic synthesis is completed.例文帳に追加

論理合成済みの回路に対して容易かつ高精度にクロックゲーティングセルを挿入することができる回路設計方法、及び回路設計プログラムを提供することである。 - 特許庁

To improve a fine clock skew to be generated in a clock distributing circuit constituted by using a clock tree synthesis method on a semiconductor integrated circuit.例文帳に追加

半導体集積回路上でクロックツリーシンセシス方法を使用して構成するクロック分配回路で発生する微小なクロックスキューを改善する。 - 特許庁

To provide a logical synthesis method following the correction of a circuit capable of generating a circuit diagram network for wiring correction by changing and resynthesizing an HDL source file.例文帳に追加

ＨＤＬソースファイルを変更して再合成することにより、配線修正用の回路図ネットを生成できる回路修正に伴う論理合成方法を提供すること。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のＬＳＩに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁

To provide a circuit designing method capable of appropriately optimizing an entire circuit at a high speed through logic synthesis by efficiently changing or correcting even a complicated circuit in a large scale in a short time while unnecessitating the change of logic circuit description or net list.例文帳に追加

論理回路記述やネットリストの変更が不要で、大規模で複雑な回路においても回路変更や修正を短時間で効率よく行い、回路全体の高速最適化を論理合成により適切に行うことができる回路設計方法を提供する。 - 特許庁

To provide a high-level synthesis method for semiconductor integrated circuit for generating a circuit description in which design information is made secret (consealment of design information and making difficult to read of circuit description) in order to reduce the risk of illicit use and illicit decoding of design information in the event of leak of circuit description.例文帳に追加

回路記述流出時の不正利用と設計情報不正解読のリスクを低減するために、設計情報を秘匿化（設計情報隠蔽と回路記述難読化）した回路記述を生成する半導体集積回路の高位合成方法を提供する。 - 特許庁

In the layout method for a semiconductor integrated circuit, logic synthesis is performed without inserting at least one of the clock gating cells to be inserted in the semiconductor integrated circuit, the cells are laid out based on a result of the logic synthesis, the clock gating cell not inserted in the logic synthesis is inserted after the cell layout, and the inserted clock gating cell is laid out to construct a clock tree.例文帳に追加

本発明にかかるレイアウト方法は、半導体集積回路のレイアウトを行うレイアウト方法であって、半導体集積回路に挿入するクロックゲーティングセルのうち、少なくとも１つのクロックゲーティングセルを挿入せずに論理合成を行い、論理合成の結果に基づいて、セルの配置を行い、セルの配置後に、論理合成において挿入しなかったクロックゲーティングセルを挿入し、挿入したクロックゲーティングセルを配置し、クロックツリーの構築を行う。 - 特許庁

Thereafter, the processing of scheduling 105 and the processing of hardware allocation 106 are performed similarly to a conventional high order synthesis method and a desired logic circuit 107 is obtained.例文帳に追加

その後従来の高位合成方法と同様にしてスケジューリング１０５の処理、ハードウェア割り当て１０６の処理を行い、所望の論理回路１０７を得る。 - 特許庁

The circuit 3 with the adhesive layer having the conductive film 7 formed thereon is dipped into a strong alkali solution to form a crystalline ferroelectric film 9 on the conductive film 7 by a hydrothermal synthesis method.例文帳に追加

導電膜７を形成した接着層付き回路３を強アルカリ溶液に浸漬して、導電膜７の上に結晶性の強誘電体膜９を水熱合成法により形成する。 - 特許庁

To provide a logic synthesis restriction distributing method capable of suppressing the occurrence of wiring short-circuit and by-pass wiring and reducing the occurrence of contradiction in timing after wiring.例文帳に追加

配線ショートや迂回配線の発生を抑え、配線後のタイミング違反の発生を軽減する論理合成制約の分配方法を提供することを目的とする。 - 特許庁

To provide a method for high-level synthesis that can select a memory of an optimum bit width depending upon an operation described in an operation level circuit and optimize the number of cycles of memory accesses, and to provide a device therefor.例文帳に追加

動作レベル回路に記述されている動作に依存した最適なビット幅のメモリを選択でき、且つ、メモリアクセスのサイクル数を最適なものとし得る高位合成方法及び高位合成装置を提供することにある。 - 特許庁

To provide a logic synthesizing method for improving area reduction and a signal value propagation speed by reducing the number of cells of a logic circuit that is subjected to cell mapping by logic synthesis.例文帳に追加

論理合成でセルマッピングされた論理回路のセル数を削減し、面積縮小及び信号値伝搬速度の向上を図る論理合成方法を提供する。 - 特許庁

The logic synthesis method and the apparatus are provided for estimating the performance of an LSI circuit early at the design stage of an RTL.例文帳に追加

上記の課題を解決するため、本発明は、RTL設計段階で、早期にLSI回路のパフォーマンスを見積もることを可能とする論理合成方法及び論理合成装置を提供する。 - 特許庁

To provide a development tool for a large scale integrated circuit for executing architecture examination, logic design/verification, logic synthesis, and implement design concurrently and a development tool for the large scale integrated circuit for executing the development method for the large scale integrated circuit, with respect to the development method and development tool for the large scale integrated circuit.例文帳に追加

大規模集積回路の開発方法及び開発ツールに関し、アーキテクチャ検討、論理設計・検証、論理合成、インプリメント設計をコンカレントに行なう大規模集積回路の開発方法及び該大規模集積回路の開発方法を実施するための大規模集積回路の開発ツールを提供する。 - 特許庁

To provide a dictionary for database search which can improve a processing speed of speech synthesis, and to provide a method, a circuit, and a program for creasing the database search dictionary, and a speech synthesizing device which synthesizes a speech by reference to the database search dictionary.例文帳に追加

音声合成の処理速度を向上させることができるデータベース探索用辞書およびデータベース探索用辞書作成方法、回路、プログラムならびにデータベース探索用辞書を参照して音声合成を行う音声合成装置を提供する。 - 特許庁

To provide a hardware description language synthesis tool capable of automatically forming a hardware design file described in a hardware description language from a program described in a higher-level language such as C language, and a design method using the tool for an integrated circuit.例文帳に追加

Ｃ言語などの高位レベル言語で記述されたプログラムから自動的にハードウエア記述言語で記述されたハードウエア設計ファイルを形成することができるハードウエア記述言語合成ツール及びそれを利用した集積回路の設計方法を提供する。 - 特許庁