「clock frequency」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

Furthermore, a cutoff frequency control signal Sf which controls a coefficient of the digital filter 10 so as not to change a cutoff frequency even when the operating clock of the digital filter 10 changes, is inputted from an input terminal 11.例文帳に追加

また、入力端子１１からは、前記デジタルフィルタ１０の動作クロックが変化してもカットオフ周波数が変わらないように、前記デジタルフィルタ１０の係数を制御するカットオフ周波数制御信号Ｓｆが入力される。 - 特許庁

Concerning this frequency oscillator, a cyclic pulse is extracted from the radio wave of a radio wave clock by a demodulation circuit 3 and with this cyclic pulse as a reference, the output frequency of a crystal oscillator 1 is measured by a counter 4.例文帳に追加

本発明の周波数発振器では、電波時計の電波から復調回路３により周期パルスを抽出して、この周期パルスを基準としてカウンタ４により水晶発振器１の出力周波数を測定する。 - 特許庁

The modulation signal generation part 41: randomly selects a frequency of a modulation signal SG1; and generates the modulation signal SG1 whose frequency is randomly changed every time the BD signal SG2 is input to the clock generation part 301.例文帳に追加

変調信号生成部４１は変調信号ＳＧ１の周波数をランダムに選択し、ＢＤ信号ＳＧ２がクロック生成部３０１に入力される毎に、周波数をランダムに変えた変調信号ＳＧ１を生成する。 - 特許庁

To provide a spectrum spreading clock generation apparatus in which an effect of frequency spreading is improved approximately without increasing circuit costs by deforming a triangular wave used for frequency modulation with a simple method.例文帳に追加

周波数変調に用いる三角波の形状を簡単な方法で変形することにより、回路コストを殆ど上昇させること無く周波数拡散の効果を向上させた、スペクトル拡散クロック発生装置を提供する。 - 特許庁

Even if harmonic components whose frequencies are integral multiples of the clock frequency f_clk are mixed as spurious components into a path for a target signal, they do not fall within the band of the target wave after frequency conversion by a mixer.例文帳に追加

これにより、周波数が上記クロック周波数ｆ_ｃｌｋの整数倍である高調波成分が、スプリアスとして希望信号の経路に混入しても、ミキサーによる周波数変換後の希望波の帯域内には入らない。 - 特許庁

To provide an excellent image forming apparatus employing the frequency spread technology to perform image data processing and suppressing a beat noise superimposed on the image data and in response to a frequency spread period and to provide its clock control method.例文帳に追加

周波数拡散技術を用いて画像データ処理を行う画像形成装置において、画像データに載る周波数拡散周期に応答したビートノイズを抑制し、良好な画像形成装置及びそのクロック制御方法を提供する。 - 特許庁

When a plurality of process engines 911-914 execute instructions in parallel, a clock signal of a frequency lower than a predetermined reference frequency and a source voltage lower than a predetermined reference voltage are supplied.例文帳に追加

そこで、複数の処理エンジン９１１〜９１４が並列して命令を実行する際に、所定の基準の周波数よりも低い周波数のクロック信号、および所定の基準電圧よりも低い電源電圧が供給される。 - 特許庁

In a memory 22, a frequency control data signal DF is stored so as to acquire a desired oscillation frequency clock signal CK corresponding to a plurality of specified temperature data signals DT in a use environment of the oscillation apparatus 10.例文帳に追加

メモリ２２には、発振装置１０の使用環境の複数の所定における温度データ信号ＤＴに対して所望の発振周波数のクロック信号ＣＫが得られるような周波数制御データ信号ＤＦが記憶されている。 - 特許庁

Also, in the circuit 16, a sampling timing is set at a frequency two times the WST data clock (horizontal synchronization frequency fH×888) to sample a piece of WST data twice at positions with different phases.例文帳に追加

また、ＷＳＴ検出回路１６では、サンプリングタイミングをＷＳＴデータクロックの２倍（水平同期周波数ｆ__Ｈ×８８８）の周波数に設定しておき、１つのＷＳＴデータに対して位相が異なる位置で２回サンプリングする。 - 特許庁

Controlling an initial phase of a sine wave outputted from the sine wave digital data oscillator 4 can generate a clock whose frequency is stably synchronously with the frequency of the burst signal and whose relative phase can be shifted.例文帳に追加

正弦波ディジタルデータ発振器４の出力する正弦波の初期位相を制御することにより、前記バースト信号に対して安定に周波数同期し、かつ相対位相をシフト可能なクロックを生成することが可能になる。 - 特許庁

A filter 3 outputs a control signal corresponding to the output signals of frequency comparator 1 and phase comparator 2, the VCO 4 changes an oscillation frequency corresponding to this output signal, and the clock signals CLK1 and CLK2 are outputted.例文帳に追加

フィルタ３は周波数比較器１及び位相比較器２の出力信号に応じて制御信号を出力し、この出力信号に応じてＶＣＯ４は発振周波数を変化させ、クロック信号ＣＬＫ１、ＣＬＫ２を出力する。 - 特許庁

Therefore, in normal operation, the frequency of the clock signal CLK does not exceed the maximum operating frequency of a CPU, etc., included in a semiconductor integrated circuit 1A, enabling normal operation of the CPU, etc.例文帳に追加

そのため、通常動作時において、クロック信号ＣＬＫの周波数が半導体集積回路１Ａに含まれるＣＰＵ等の最大動作周波数を超えることはなく、当該ＣＰＵ等は正常に動作することができる。 - 特許庁

A clock generating circuit 4 generates clocks CK1 having a frequency in which the number of pixels of the horizontal direction of a fixed pixel display device 11 and the number of scanning lines of an input video image signal and the frame frequency of the video image signal are multiplied.例文帳に追加

クロック発生回路４は、固定画素表示装置１１の水平方向の画素数と、入力映像信号の走査線数と、入力映像信号のフレーム周波数とを乗算した周波数のクロックＣＫ１を発生する。 - 特許庁

The control circuit 10 controls a PLL 13 in response to an operating frequency of the operating point to supply a clock of a desired frequency, or an optimum operating voltage in response to an operating voltage of the operating point to the processor cores 17a-17d.例文帳に追加

制御回路１０は、動作点の動作周波数に応じてＰＬＬ１３を制御して所望の周波数のクロックを、また動作点の動作電圧に応じて最適な動作電圧を、プロセッサコア１７ａ〜１７ｄに供給する。 - 特許庁

Hardware-based synchronism is imparted within a device such as a set-top box so as to transmit the set of data values between a set of DCR registers each operating in a first frequency and a set of clock registers each operating in a second frequency.例文帳に追加

本発明は、セットトップボックス等のデバイス内でハードウエアベースの同期を与え、第１の周波数で動作するＤＣＲレジスタセットと第２の周波数で動作するクロックレジスタセットとの間でデータ値セットを伝達可能とする。 - 特許庁

A plurality of first clocks higher in frequency than a clock to be reproduced are generated by an oscillator, and the first clocks are frequency-divided into second clocks of multiplicity phases usable as reproduction clocks.例文帳に追加

再生しようとするクロックよりも周波数の高い複数の第１クロックを発振器によって生成し、これらの第１クロックを多位相に分周して、再生クロックとして利用することができる多位相の第２クロックを生成する。 - 特許庁

A slot machine (100) is provided with a random number counter circuit (280) which incorporates a frequency dividing circuit (283) to changeover the frequency of a clock signal for a random number to be inputted to the random number counter (285) in the lottery means (211) which performs the lottery of prize-winning.例文帳に追加

スロットマシン（100）において、入賞の抽選を行う抽選手段（211）に、乱数カウンタ（285）に入力する乱数用クロック信号の周波数を切り換える分周回路（283）を組み込んだ乱数カウンタ回路（280）を有するスロットマシン（100）とする。 - 特許庁

To provide a frequency controller that receives fluctuations in an input signal frequency before and after a mean value that gives no effect onto a clock signal extracted or synthesized, even when strong jitter is in existence in the input signal.例文帳に追加

入力信号に強いジッタが存在する場合でも、抽出される、または合成されるクロック信号に対して影響を及ぼさない、平均値前後の入力信号周波数変動を受け入れる装置を提供する。 - 特許庁

Furthermore, the circuit includes a first accumulator configured to accumulate the dithered clock train to generate a frequency modulation waveform and a second accumulator configured to accumulate the frequency modulated waveform to generate a phase modulation signal.例文帳に追加

本回路は更に、周波数変調波形を生成するべくディザリングされたクロック列を蓄積する第１のアキュムレータ、及び位相変調信号を生成するべく、周波数変調波形を蓄積する第２のアキュムレータを有する。 - 特許庁

To provide an electric energy measurement device which can reduce a frequency error of pulse output to an electric energy measurement value without raising a frequency of a clock and a calibration method of a watt-hour meter using the same.例文帳に追加

クロックの周波数を高くすることなく、電力量測定値に対するパルス出力の周波数誤差を小さくできる電力量測定装置およびこれを用いた電力量計の校正方法を提供すること。 - 特許庁

A flip-flop 6 receives output of the selector 1 and output P2 of the 1/2 frequency divider 5, respectively, on input terminals and outputs a 1/2 frequency divided pulse P1 with duty ratio of 50% to be changed according to the selected reference clock.例文帳に追加

フリップフロップ６は、セレクタ１の出力および１／２分周器５の出力Ｐ２を入力端にそれぞれ受け、選択された参照クロックに応じて変化するデューティ比５０％の１／２分周パルスＰ１を出力する。 - 特許庁

To provide a picture display device in which a good quality picture having a high gradation is obtained without increasing the frequency of a PWM clock even though the PWM interval becomes shorter as the frequency of horizontal scanning becomes higher.例文帳に追加

水平走査周波数が高くなるにつれてＰＷＭ期間が短くなっても、ＰＷＭ用クロックの周波数を上げることなく、階調性の高い良好な画像を得ることができる画像表示装置を提供する。 - 特許庁

The image processing apparatus includes a process monitor 10012 for detecting the operating conditions of a plurality of image processing units 10021-10026 connected to one another by pipelines; a plurality of clock adjusting circuits 10013 that supply operating clock signals to the plurality of image processing units; and a clock control unit 10011 that causes the clock adjusting circuits 10013 to vary the frequency of the clock signals supplied to the corresponding image processing units.例文帳に追加

パイプライン接続された複数の画像処理ユニット１００２１〜１００２６のそれぞれの動作状況を検出する処理モニタ１００１２と、複数の画像処理ユニットのそれぞれに動作用クロック信号を供給する複数のクロック調整回路１００１３と、処理モニタ１００２１による検出結果に応じて、クロック調整回路１００１３により、対応する画像処理ユニットに供給するクロック信号の周波数を変更させるクロックコントロールユニット１００１１とを備える。 - 特許庁

During seek to the outer circumference of the optical disk 1, the division ratio of the divider 8 is varied so that the frequency of the recording clock signal is lowered than that during seek to the inner circumference.例文帳に追加

光ディスク１の外周へのシーク時には分周器８の分周の比を変化させて内周へのシーク時より記録用クロック信号の周波数を下げる。 - 特許庁

Since the successively outputted numerical values are random number and are generated in analog manner by the relative relation between (n) pieces of clock frequencies and the latch frequency, randomness is made satisfactory.例文帳に追加

この順次出力される数値は乱数であり、ｎ個のクロック周波数とラッチ周波数との相対関係でアナログ的に生成されているのでランダム性が良好である。 - 特許庁

To provide a technique to increase the speed of a recording clock to meet the need of high speed recording while securing the frequency resolution, when recording information on an optical disk, etc.例文帳に追加

光ディスク等への情報記録において、高速記録に対応した記録系クロックの高速化を、周波数分解能を確保した状態で可能にする技術の提供。 - 特許庁

Output bits (Qb) or the binary signal from the second stage are multiplied by N and is introduced into the input of the first stage every N cycles of the clock signal at the first frequency.例文帳に追加

第２段からの出力ビット（Ｑｂ）または２進信号は、Ｎ倍されて、第１周波数のクロック信号の各Ｎサイクルごとに、第１段の入力に導入される。 - 特許庁

Thus, the W amplifiers 72A, 72B write respective data to the first and second DRAM blocks 80, 90 at the speed twice the clock frequency of the input data DIi.例文帳に追加

したがって、Ｗアンプ７２Ａ、７２Ｂは、入力データＤＩｉのクロック周波数の２倍の速度で、各々のデータを第１及び第２のＤＲＡＭブロック８０、９０に書き込む。 - 特許庁

To provide a stroboscopic mechanism that increases the operating frequency of a stroboscopic line in an SLM, reduces clock skew, and limits damages received by the malfunction of a stroboscopic line.例文帳に追加

ＳＬＭの中でストロボラインの動作周波数を増加させ、クロックスキューを低減し、ストロボ回線の障害から受ける損害を制限するストロボメカニズムを提供する。 - 特許庁

To provide an electronically controlled mechanical clock, easy to handle, improving in yield, and capable of increasing in electromotive force and easily detecting a rotational frequency.例文帳に追加

容易に取扱えて歩留りも向上でき、かつ起電圧を高くでき、回転数の検出も簡単に行えるようにした電子制御式機械時計を提供すること。 - 特許庁

To provide a method and device for driving a liquid crystal display element, which are adaptive to variation in temperature in detail without increasing the frequency of a master clock, and a liquid crystal display device.例文帳に追加

マスタクロックの周波数を高めなくても温度変化にきめ細かく対応できる液晶表示素子の駆動方法、駆動装置及び液晶表示装置を得る。 - 特許庁

Thus, the display device capable of displaying a super-high definition and high speed moving picture by decreasing a clock frequency, increasing a signal write time, and increasing an opening ratio, can be obtained.例文帳に追加

クロック周波数を低下させ、信号書き込み時間を増大させ、開口率を上げて、超高精細表示かつ高速動画表示が可能な表示装置が得られる。 - 特許庁

To provide an electric wave receiving apparatus, a wave clock, and a tuning capacitance setting method that are capable of automatically making adjustments in an optimally attuned state to an electric wave of a predetermined frequency.例文帳に追加

所定周波数の電波と最適な同調状態に自動的に調整可能な電波受信装置、電波時計及び同調容量設定方法を提供すること。 - 特許庁

As a result, a high frequency clock can be formed by rewriting the value of the register and either one of low power consumption and high speed processing can be preferentially determined corresponding to processing.例文帳に追加

その結果、高周波のクロックを、レジスタの値を書き換えるだけで生成でき、処理に応じて低消費電力か高速処理のいずれを優先するか決定できる。 - 特許庁

FF 10A-10H latch data D0-D7 synchronously with a clock signal CLK50 with a frequency of 50 MHz and selectors 11A-11D receive the data.例文帳に追加

データＤ０乃至Ｄ７は、周波数が５０ＭＨｚのクロック信号ＣＬＫ５０に同期してＦＦ１０Ａ乃至１０Ｈにラッチされてセレクタ１１Ａ乃至１１Ｄに入力される。 - 特許庁

The phases of the IF clocks outputted from the IF frequency clock generation sections 9 and 10 are compared and their phase difference data 17 are outputted to a phase correction section 12.例文帳に追加

ＩＦ周波数クロック生成部９及び１０から出力されるＩＦクロックの位相を比較し、その位相差データ１７を位相補正部１２へ出力する。 - 特許庁

To attain a stable pulse output without causing malfunction even at a high speed clock and to supply a stable address even when an operating frequency of a synchronous read is increased.例文帳に追加

高速クロックでも誤動作を起こすことなく安定してパルス出力できて、シンクロナスリードの動作周波数を向上させた場合でも、安定したアドレス供給をする。 - 特許庁

To reduce a jitter contained in the output signal of a pulse wave generator even when the frequency of a basic clock oscillator cannot be made sufficiently large for the output signal.例文帳に追加

パルス波形発生装置の出力信号に含まれるジッタを、出力信号に対する基本クロック発振器の周波数を十分大きく取れない場合でも低減させる。 - 特許庁

To provide a digital data modulation apparatus in which throughput of a data modulation circuit is improved, its operational frequency is suppressed and throughput-one-clock is realized to eliminate an output buffer.例文帳に追加

データ変調回路のスループットを改善し、回路の動作周波数を抑えると共に、スループット１クロックを実現し出力バッファのないデジタルデータ変調装置を提供する。 - 特許庁

To provide an imaging device that changes the size of an imaging area electronically without changing a clock frequency of one frame, and executes hyper resolution processing to the area taken in.例文帳に追加

１フレームのクロック数の変動をせずに、電子的に撮像領域の大きさを変更し、取り込んだ領域に対して、超解像処理を行う撮像装置の提供。 - 特許庁

To enable an information processor to change operation environments such as operation voltage, a clock frequency, and the like by itself when executing a diagnostic test due to occurrence of failure.例文帳に追加

障害発生を契機として診断試験を実施する際に、情報処理装置が自ら動作電圧やクロック周波数などの動作環境を変更可能とすること。 - 特許庁

To provide an AD converter with low power consumption for receiving supply of an optimum operating current in accordance with a sampling frequency independently of types of clock signal generating means.例文帳に追加

クロック信号生成手段の種類を問わず、サンプリング周波数に応じて最適な動作電流を供給し、低消費電力のＡＤ変換器を提供する。 - 特許庁

To set an optional value for an output rate independently of a clock frequency in an MPEG 2 transport transmission circuit employing an output of a DVB-ASI.例文帳に追加

ＤＶＢ−ＡＳＩ出力を使用したＭＰＥＧ２トランスポート伝送回路において、クロック周波数に依存することなく、任意の値を出力レートとして設定する。 - 特許庁

An electric power control device 24 is incorporated into the processor to control not only clock frequency and/or application to various subsystems but also any other power control functions.例文帳に追加

電力管理装置２４がプロセッサ内に組入れられ、種々のサブシステムへのクロック周波数および／または適用を制御しかつその他の電力管理機能を制御する。 - 特許庁

A clock frequency control part 25 individually controls the exposure scanning clocks of AOM drivers 15R, 15G, and 15B which drive the AOMs.例文帳に追加

そして、これらのＡＯＭを駆動するＡＯＭドライバ１５Ｒ・１５Ｇ・１５Ｂに対して、その露光走査クロックを、クロック周波数制御部２５によってそれぞれ別々に制御する。 - 特許庁