「clock frequency」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

In subtitle insertion mode, a picture is expanded by lowering the frequency of a readout clock signal RCK2 and compressed through pixel thinning-out processing.例文帳に追加

字幕挿入モード時には、読み出しクロック信号ＲＣＫ２の周波数の低減により映像の伸張が行われ、画素間引き処理により映像の圧縮が行われる。 - 特許庁

For this embodiment, the system can reduce power consumption by scaling supplied voltage or a clock frequency to the partially allocated processors.例文帳に追加

この実施形態の場合には、システムは、部分的に割り当てられたプロセッサへの供給電圧またはクロック周波数をスケーリングすることにより電力消費を低減することができる。 - 特許庁

Also, in order to accurately realize an aimed carrier frequency, it is considered that a clock signal is generated by a PLL circuit including e.g. a VCO (voltage control oscillator).例文帳に追加

また、目標の搬送周波数を精密に実現するために、クロック信号の生成は、例えばＶＣＯ（電圧制御発振器）を含むＰＬＬ回路によることが考えられる。 - 特許庁

When the instruction data are normal power mode change command, the power is supplied to all the IC elements 30 to 36, and the frequency of an operation clock is made highest.例文帳に追加

命令データが通常電力モード変更コマンドの場合は、すべてのＩＣ要素３０〜３６に電力を供給するとともに動作クロックの周波数を最大にする。 - 特許庁

To provide a PWM signal generator that can increase setting resolution of an output value without changing a frequency of an operating clock and degrading an output responsiveness.例文帳に追加

動作クロックの周波数を変えず、かつ出力応答性を落とさずに出力値の設定分解能を上げることができるＰＷＭ信号発生装置を提供する。 - 特許庁

To provide an internal-voltage generating circuit of a semiconductor device capable of constantly maintaining a stable voltage level, irrespective of variation in frequency of an external clock.例文帳に追加

外部クロックの周波数の変動にかかわらず、常に安定した電圧レベルを維持できるようにする半導体素子の内部電圧生成回路を提供すること。 - 特許庁

To generate a stable system clock by a circuit of excellent noise characteristics while following jitter even when time information having great jitter or frequency offset is input.例文帳に追加

大きなジッタや周波数オフセットを有する時刻情報が入力された場合でも、ジッタに追従して安定したシステムクロックを、優れたノイズ特性の回路により生成する。 - 特許庁

For level 2, the parallel data bus 11 is controlled to use a system and data transfer is performed with doubled clock frequency of usual operation by a parallel/serial mixed transfer method.例文帳に追加

レベル２のときは、パラレルデータバス１１を１系統使用するように制御し、クロック周波数を通常の２倍にしてパラレル・シリアル混合転送方式でデータ転送を行う。 - 特許庁

The phase shift pulse which makes the parallel signal after the shift and the parallel signal before the shift position in a prescribed range is selected based on an operation frequency of the reference clock.例文帳に追加

そして、シフト後のパラレル信号とシフト前のパラレル信号とが所定範囲内になる位相シフトパルスを、基準クロックの動作周波数に基づいて選択する。 - 特許庁

To provide an electron beam lithography apparatus to produce an information recording master disk by precisely setting up the clock frequency in a simple circuit.例文帳に追加

簡単な回路等により高精度でクロック周波数の設定を行うことにより、情報記録媒体の原盤を作成する電子ビーム描画装置を提供する。 - 特許庁

A light signal in a sinusoidal waveform having a frequency corresponding to a clock signal is supplied from a light signal generating unit 106 to one end of the core 104 of an optical waveguide.例文帳に追加

光信号発生部１０６から、光導波路のコア１０４の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する。 - 特許庁

The synchronizing signal TS-c at the desired frame rate is produced from the clock signal with the constant frequency by varying the number of clocks of one frame by each frame.例文帳に追加

同期信号ＴＳ-cの生成では、１フレームのクロック数をフレーム毎に可変して一定周波数のクロック信号から所望のフレームレートの同期信号を生成する。 - 特許庁

A microcomputer 56 switches from a ZCAV servo control based on a frequency tachogenerator signal FG to the CLV servo control, based on a fine clock mark is signal FCM, as necessary.例文帳に追加

マイクロコンピュータ５６は、必要に応じて周波数タコジェネレータ信号ＦＧによるＺＣＡＶサーボ制御からファインクロックマーク信号ＦＣＭによるＣＬＶサーボ制御に切換える。 - 特許庁

To achieve stable and accurate time synchronization and clock frequency synchronization even in such a network environment that much jitter caused by congestion is present between a client device and a server device.例文帳に追加

クライアント装置とサーバ装置との間で、輻輳などによるジッタの多いネットワーク環境でも、安定して高精度な時刻同期またはクロック周波数同期を実現すること。 - 特許庁

The control can alter conditions such as clock frequency, stopping use of application software, interrupting OS function, removing power from components and so forth.例文帳に追加

当該制御は、クロック周波数，アプリケーション・ソフトウェアの使用の停止，ＯＳ機能への割り込み，構成要素からの電力の除去などのような条件を変更できる。 - 特許庁

Upon receipt of one or more control signals, the reconfigurable clock management component undergoes a reconfiguration to be able to process one or more frequency signals.例文帳に追加

１つまたは複数の制御信号を受信すると、再構成可能なクロック管理構成要素は、１つまたは複数の周波数信号を処理できるように再構成を受ける。 - 特許庁

RECONFIGURATION OF PROGRAMMABLE CLOCK MANAGEMENT COMPONENT ACCORDING TO RECEIPT OF ONE OR MORE CONTROL SIGNALS TO BE ABLE TO PROCESS ONE OR MORE FREQUENCY SIGNALS例文帳に追加

１つまたは複数の周波数信号を処理することを可能にするための１つまたは複数の制御信号の受信に応じたプログラマブル・クロック管理構成要素の再構成 - 特許庁

When all the laser diodes 1-8 normally emit light, the number of revolutions of a polygon mirror, a pixel clock frequency and a system speed are set at predetermined initial values.例文帳に追加

全てのレーザダイオード１〜８が正常に発光している場合、ポリゴンミラー回転数、画素クロック周波数及びシステムスピードは所定の初期値に設定されている。 - 特許庁

The data selection circuit 119 generates a data shift circuit 106 from the HOLD circuit 105, performs data route selection and simultaneously inputs the data shift signal 106 to a clock frequency divider circuit 6.例文帳に追加

データ選択回路119はHOLD信号105からデータシフト信号106を生成し、データ経路選択を行うと同時にクロック分周回路６にデータシフト信号106を入力する。 - 特許庁

A prescribed frequency range of a reproduced signal is emphasized by a waveform equalizing means 1, and the output signal is sampled by an analog/digital converter 2 using the reproducing clock.例文帳に追加

波形等化手段１により再生信号の所定の周波数帯域を強調し、その出力信号を、再生クロックを用いてアナログ・デジタルコンバータ２により標本化する。 - 特許庁

In addition, as the transmission/reception period, a period such as a vertical blanking period or a display stop period, without an influence on display by fluctuation of a clock frequency, is set.例文帳に追加

また、送受信期間としては、垂直ブランキング期間や表示停止期間といったクロック周波数のゆらぎによる表示への影響がない期間を設定する。 - 特許庁

A value to be inputted by each FF circuit is decided by the logical arithmetic operation of at most two logical values so that this can be applied to the high frequency of a clock signal CLK.例文帳に追加

各ＦＦ回路の入力する値はせいぜい２つの論理値の論理演算で決定されるため、クロック信号ＣＬＫの高周波数化にも適用できる。 - 特許庁

For example, for a CD-ROM, when an audio CD is mounted, the system clock frequency is set to be smaller compared to the case that a program CD is mounted.例文帳に追加

例えば、ＣＤ−ＲＯＭでもオーディオＣＤが装着された場合にはプログラムＣＤが装着された場合に比べてシステムクロック周波数を小さく設定する。 - 特許庁

To provide a radiographic apparatus capable of suitably synchronizing the exposure timings of the respective image pickup elements regardless of wiring length for distributing a high frequency clock signal.例文帳に追加

高周波のクロック信号を分配するための配線長に関わらず、各撮像素子の露光タイミングの同期を適切にとることができる放射線撮影装置を提供する。 - 特許庁

To provide a ring oscillator voltage controlled oscillator that can obtain a clock signal of a desired duty ratio by means of a comparatively simple circuit requiring less number of components independently of the level of a frequency control voltage or other factors.例文帳に追加

比較的簡単で素子数が少ない回路で、周波数制御用電圧の大きさその他に拘わらず、所望のデューティー比のクロック信号を得ることができる。 - 特許庁

The liquid crystal display is provided with a panel temperature detection means of the liquid crystal display panel, and corrects gate-on voltage or a data signal pulse width, and a frequency of a reference clock signal according to the panel temperatures.例文帳に追加

液晶表示パネルのパネル温度検出手段を有し、ゲートオン電圧もしくはデータ信号パルス幅、基準クロック信号の周波数をパネル温度により補正する。 - 特許庁

The digital parameter adjuster communicates with one or a plurality of components of the electronic system to be tested, and add operating parameters such as a clock frequency and voltage to the components.例文帳に追加

デジタルパラメータ調整器は、被試験電子システムの１つまたは複数のコンポーネントと通信して、例えばクロック周波数・電圧などの動作パラメータを、当該コンポーネントに加える。 - 特許庁

If it is not necessary to transmit at the maximum speed, the clock frequency of the circuit and the power-supply voltage are controlled according to the transmission speed, and the amount of power consumption is reduced per transmission amount.例文帳に追加

最高速で伝送する必要がない場合、伝送速度に合わせて回路のクロック周波数と電源電圧を制御し、伝送量当たりの消費電力を減らす。 - 特許庁

To provide a technique capable of generating a clock signal having a constant frequency even when the voltage value of a power voltage supplied to a device fluctuates.例文帳に追加

装置に供給される電源電圧の電圧値が変動した場合であっても、一定の周波数のクロック信号を生成することのできる技術を提供する。 - 特許庁

As a result, frequency of the regenerated clock signal is not affected by the time delays caused via the gate, even if the phase of the input data is changed for each packet.例文帳に追加

これにより、入力データの位相がパケットごとに変わっても、再生されたクロック信号の周波数は、ゲート経由に起因する時間遅延の影響を受けない。 - 特許庁

To correct detection of steady phase rotation caused by residual carrier frequency error, or the like, and to correct detection of phase rotation caused by clock error.例文帳に追加

残留キャリア周波数誤差等に起因する定常位相回転の検出補正を可能とし、さらにクロック誤差に起因する位相回転の検出補正を可能にする。 - 特許庁

A segment period PLL circuit 25 generates the segment period PLL clock, by dividing the frequency of a wobble multiplication signal outputted from a VCO (voltage controlled oscillator) 29 in a wobble PLL circuit 22.例文帳に追加

セグメント周期ＰＬＬ回路２５は、ウォブルＰＬＬ回路２２内のＶＣＯ２９から出力されたウォブル逓倍信号を分周してセグメント周期ＰＬＬクロックを生成する。 - 特許庁

To provide an information processing device capable of smoothly releasing an entry of a CSE against increase in the number of entries and increase in a clock frequency of the CSE.例文帳に追加

ＣＳＥのエントリ数の増大及びクロック周波数の増大に対してもＣＳＥのエントリの解放をスムースに行うことが可能な情報処理装置を提供する。 - 特許庁

An image signal processing apparatus which performs processing of an inputted image data, according to an inputted clock signal comprises; an input part for changing an image data format; a logic part for decoding the outputted data from the input part; and a frequency detecting part for detecting that a frequency of the clock signal is higher than a predetermined frequency and for outputting the result as a detected signal.例文帳に追加

入力されたクロック信号に従って、入力された映像データの処理を行う映像信号処理装置であって、映像データの形式を変更して出力する入力部と、入力部から出力されたデータをデコードして出力する論理部と、クロック信号の周波数が所定の周波数よりも高いことを検出し、その結果を検出信号として出力する周波数検出部とを備える。 - 特許庁

In the method for cutting a laser-recordable light-sensitive film provided on a substrate by using a laser controlled by a modulated signal, an original oscillation frequency generated from a high precision frequency oscillator is directly used as a clock without converting the frequency, and the cutting is carried out at a speed determined from the clock and the modulation system of the modulated signal.例文帳に追加

基盤上に設けられたレーザにより記録可能な感光膜に、変調信号により制御されたレーザによりカッティングする方法であって、該カッティングを、高精度周波数発振器から発生する原発振周波数を周波数変換することなくクロックとして直接用い、このクロックと前記変調信号の変調方式とから決定される速度で行うことを特徴とするカッティング方法。 - 特許庁

Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data.例文帳に追加

同期信号とＰＬＬ回路３の出力ＶＣＬＫとに同期したリセットパルス１で第１の分周回路８をリセットし、第１の画像処理クロックＰＣＬＫ１を生成する画像処理クロック生成手段１２を備えることで、基本的にシリアルデータから可変分周回路４の分周比Ｎを設定すれば、同一の基準クロックから様々な画像処理クロックＰＣＬＫ１を生成できる。 - 特許庁

A method of sampling high frequency received signals which is decreased into a low frequency base band for processing signals is as follows: High frequency received signals HF are given to a analog-digital converter 5 with high clock operation directly, are converted into lower frequency through clocking at the analog-digital converter 5, and are decreased into low frequency base band by digital demodulation again.例文帳に追加

信号処理のため低周波のベース帯域に周波数逓減混合される高周波受信信号のサンプリング方法において、高周波受信信号ＨＦが直接高クロック作動のアナログ・ディジタル変換器５に与えられ、そのアナログ・ディジタル変換器５においてクロックに関係してより低い周波数に変換され、その後ディジタル復調により再び低周波のベース帯域に周波数逓減混合される。 - 特許庁

Each of clock generating means 121-123 in a reception circuit 12 detects a phase difference between a received data signal and the received fastest clock signal, generates a phase information signal and selects a forward phase or a backward phase of the received fastest clock signal according to a logic level of the generated phase information signal, thereby generating a generation clock signal of a pseudo frequency of a data signal for retiming the data signal.例文帳に追加

受信回路１２内のクロック生成手段１２１〜１２３は、受信したデータ信号と受信した最速クロック信号との位相差を検出して位相情報信号を生成し、その位相情報信号の論理レベルに応じて、受信した最速クロック信号の正相又は逆相を選択することにより、データ信号をリタイミングするためのデータ信号の擬似的な周波数の生成クロック信号を生成する。 - 特許庁

The voltage detection circuit changes the levels of the first reference potential and the second reference potential according to the input of the control signal, while the clock generation circuit increases the frequency of the frequency division clock signal when the levels of the first reference potential and the second reference potential are increased according to the input of the control signal.例文帳に追加

電圧検知回路は、制御信号の入力に応じて第１の基準電位および第２の基準電位のレベルを変更するとともに、クロック生成回路は、制御信号の入力に応じて第１の基準電位および第２の基準電位のレベルが高く変更された場合には、分周クロック信号の周波数を高くする。 - 特許庁

A voltage/frequency variable control part 42 generates a voltage setting value and a frequency setting value of a high-speed clock or a low-speed clock on the basis of a restriction processing time, an execution processing time, and processing load information changing in real time activated according to a use situation supplied by at least a control processing part 8a or a control processing part 8b.例文帳に追加

電圧・周波数可変制御部４２は、少なくとも制御処理部８ａまたは制御処理部８ｂが供給する使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間、制約処理時間をもとに、電圧設定値、高速クロックまたは低速クロックの周波数設定値を生成する。 - 特許庁

A microcomputer MC includes: a priority-based table Ta1 which stores a priority assigned to each task in association with an operation frequency; a time zone-based table Ta2 which stores a predetermined correction value for each time zone; a clock part 4 which clocks a current time; and a clock control part 1 which determines an operation frequency of an arithmetic processor 2.例文帳に追加

マイコンＭＣには、各タスクにそれぞれ割り当てられた優先度を動作周波数に対応付けて記憶した優先度別テーブルＴａ１と、所定の補正値が時間帯別に記憶された時間帯別テーブルＴａ２と、現在時刻を計時する時計部４と、演算処理装置２の動作周波数を決定するクロック制御部１とが設けられる。 - 特許庁

Using a reference clock pulse generated at a period significantly shorter than that of a frequency signal applied to the ultrasonic motor 6, a pulse generator 4 takes out pulses corresponding in number to the speed difference from the clock pulse train in a specified time and determines the frequency of a drive signal being applied to the ultrasonic motor 6 based on the number of the acquired pulses.例文帳に追加

パルス発生器４は、超音波モータ６に印加される周波信号の発生周期よりずっと小さい周期で発生する基準クロックパルスを利用して、このクロックパルス列の中から、上記速度差に応じた数のパルスを所定時間内に取り出し、当該取得パルスの数を基に、超音波モータ６に印加される駆動信号の周波数を決定する。 - 特許庁

In the information processor 10, during data transmission (transfer) from a controller 31 to the control panel 21, a clock signal of high frequency is supplied into a serial interface circuit 25 inside the control panel 21, whereas during the data transmission from the operation panel 21 to the controller 31, a clock signal of low frequency is supplied into the serial interface circuit 25.例文帳に追加

情報処理装置１０を、コントローラ３１から操作パネル２１へのデータ送信（転送）時には、操作パネル２１内のシリアルインタフェース回路２５に高周波数のクロック信号が供給され、操作パネル２１からコントローラ３１へのデータ送信時には、シリアルインタフェース回路２５に低周波数のクロック信号が供給される装置として構成しておく。 - 特許庁

A semiconductor device is provided with a CPU 1, an address decoder 3 for decoding an address signal from the CPU 1, and outputting an address region specific signal, a frequency-divider 7, and a selecting circuit for selecting which of a reference clock signal and a frequency-divided clock signal should be inputted to the CPU 1 according to the address region specific signal.例文帳に追加

半導体装置において、ＣＰＵ１と、ＣＰＵ１からのアドレス信号をデコードしてアドレス領域特定信号を出力するアドレスデコーダ３と、分周器７と、アドレス領域特定信号に応じて、基準クロック信号または分周されたクロック信号のいずれをＣＰＵ１に入力するかを選定する選定回路とを備える。 - 特許庁

To provide a wireless communication apparatus, its communication method and a wireless communication system employing the same, wherein a slave, which has become a dynamic master, communicates with other slaves while using the same frequency-hopping sequence and clock of its original master, saving the time for the dynamic master to transmit its own frequency- hopping sequence and clock to its slaves.例文帳に追加

ダイナミックマスターになったスレーブが元のマスターの周波数ホッピングシーケンスとクロックをそのまま使用しながらスレーブ等と通信することによって、ダイナミックマスターが自身の周波数ホッピングシーケンスとクロックをスレーブらに伝送する必要がなくなって時間が節約される無線通信機器及びその通信方法及びこれを適用した無線通信システムを提供する。 - 特許庁