「clock frequency」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The exciting device which inputs an input signal to a transmission amplifier while converting the frequency comprises an analog/digital converter, a compensation unit, a clock generation unit, and a delay unit.例文帳に追加

実施形態によれば、入力信号を周波数変換して送信増幅器に入力する励振装置は、アナログ／ディジタル変換器と、補償部と、クロック生成部と、遅延部とを具備する。 - 特許庁

To output a negative delay signal corresponding to the frequency of a clock signal input from the outside without increasing the circuit scale and complicating the circuit.例文帳に追加

回路規模を増加し、かつ、煩雑にすることなく、外部から入力されるクロック信号の周波数に応じた負遅延信号を出力できる低周波検出回路を提供する。 - 特許庁

A PLL circuit 3 multiplies the sampling rate of input data to generate a clock signal fx for frequency ratio measurements and to generate an end flag flock denoting that the multiplication operation is locked.例文帳に追加

ＰＬＬ回路３が入力データのサンプリングレートを逓倍し、周波数比計測用のクロック信号fxを発生するとともに逓倍動作がロックしたことを示す完了フラグflockを発生する。 - 特許庁

To provide an interface circuit for a serial bus that can select a serial data signal at a different data rate and transmit the signal without changing a delay time without the need for selecting other frequency for a clock signal.例文帳に追加

クロック信号の周波数を切り替えることなく、異なるデータレートのシリアルデータ信号を遅延時間を変えずに切り替えて送信することができるシリアルバスのインタフェース回路を得る。 - 特許庁

The delay quantity in the delay circuit is adjusted in response to the control signal, so that the frequency multiplier can automatically adjust the duty cycle of the clock to be multiplied.例文帳に追加

よって、本発明による周波数逓倍器は制御信号に応答して遅延回路の遅延量を調節することにより、逓倍されるクロックのデューティサイクルを自動的に調整できる。 - 特許庁

To provide an asynchronous logic circuit verification device which can perform logic verification in a state close to a real machine without a setting constraint such as clock frequency and its method, and a program.例文帳に追加

クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。 - 特許庁

The circuit 213 selects a luminance signal Y2b and a color signal C2 sampled with the frequency of a clock CLK2 and supplied the signals Y2b and C2 to the converters 220 and 221 when reproduction is performed.例文帳に追加

再生時、クロックＣＬＫ２の周波数でサンプリングされた輝度信号Ｙ２ｂ、色信号Ｃ２がデータ選択回路２１３により選択され、Ｄ／Ａ変換器２２０，２２１に供給される。 - 特許庁

In the frequency divider 18 for intermediate oscillation, the cycle of an intermediate clock (g) may rapidly fluctuates as a result of following synchronization control signals (c), (d) from a phase comparator 10.例文帳に追加

中間発振用の分周器１８においては、位相比較器１０からの同期制御信号(c),(d)に追従する結果として中間クロック(g)の周期を急激に変動させることがある。 - 特許庁

To provide a start-stop synchronization data transmitting method capable of realizing a stable start-stop synchronization communication even with a clock outputted from an oscillator whose oscillation frequency accuracy is low.例文帳に追加

発振周波数精度が低い発振器から出力されるクロックでも安定した調歩同期式通信を実現することができる調歩同期式データ伝送方法を提供する。 - 特許庁

The counter value is then converted by a digital-to-analog converter into the VCO control voltage for adjusting the frequency of the primary clock signal generated by the voltage-controlled oscillator.例文帳に追加

カウンタ値は、次に電圧制御式発振器により発生された１次クロック信号の周波数を調節するためにデジタル／アナログ変換器によってＶＣＯ制御電圧に変換される。 - 特許庁

This booster circuit of the charge pump method changes a repetitive frequency of a charge pump clock in response to an increase or a decrease in the ripple voltage to obtain an optimum ripple voltage.例文帳に追加

チヤ−ジ・ポンプ方式による昇圧回路において、リップル電圧の増減に応じて、チヤ−ジ・ポンプクロックの繰り返し周波数をかえて最適なリップル電圧を得られるようにした - 特許庁

To keep the time required for printing as short as the current printing time even when the dot density of a thermal printer is increased without requiring to develop a new comparator having a high transfer clock frequency.例文帳に追加

サーマルプリンタのドット密度を高めた場合にも、転送クロック周波数の高いコンパレータを新たに開発することなく、印画所要時間を現在と同じ短さに維持する。 - 特許庁

A phase comparator circuit 24 receives a frequency division clock for reading waveform data from the memories in the signal generation blocks 10 and 12, compares the phases of them and generates a phase difference signal.例文帳に追加

位相比較回路２４は、信号発生ブロック１０及び１２内のメモリから波形データを読み出すための分周クロックを受けて、これらの位相を比較し、位相差信号を生成する。 - 特許庁

To receive remote control transmission data speedily, and to detect a plurality of abnormal signals reliably even if, for example, changing to an operation clock at an extremely low frequency to reduce power consumption.例文帳に追加

消費電力低減のため、超低周波数の動作クロックに切り換えた場合等でも、高速なリモコン送信データの受信と複数の異常信号の検出を確実に行う。 - 特許庁

To realize a delay synchronizing loop capable of expanding the variable delay range of a variable delay circuit and increasing the operation frequency area of a reference clock signal and a method for driving the loop.例文帳に追加

可変遅延回路の可変遅延範囲を広げ、基準クロック信号の動作周波数領域を大きくすることができる遅延同期ループ及びこれの駆動方法を提供すること。 - 特許庁

The frequency of the clock signal utilized for boosting operation of the DC-DC converter therefor is changed by the current consumption to reduce the power consumption and to enhance boosting efficiency.例文帳に追加

よって、電流消耗量によりＤＣ−ＤＣコンバータの昇圧動作に利用されるクロック信号の周波数を変更することにより、電力消耗を減らし、昇圧効率が上がる。 - 特許庁

To provide a reverse-spreading device which processes a plurality of reverse-spreading codes without making a clock frequency operate in high speed, and reduces power consumption when only a small number of reverse-spreading codes are processed.例文帳に追加

クロック周波数を高速化することなく複数の逆拡散コードが処理可能であり、少数の逆拡散コードのみを処理する場合には消費電力を削減すること。 - 特許庁

To provide a liquid crystal display device which performs bright 3D display compared to conventional one without increasing the frequency of a counter clock even in a case where a black signal is inserted between a left-eye image and a right-eye image.例文帳に追加

左目用画像と右目用画像との間に黒信号を挿入しても、カウンタクロックの周波数を上げることなく従来に比べて明るい３Ｄ表示を行う。 - 特許庁

This electronic control type mechanical clock is provided with a generator for converting mechanical energy transmitted from a spiral spring into electrical energy, and a rotation controller for controlling a rotation frequency of the generator.例文帳に追加

電子制御式機械時計は、ゼンマイから伝達される機械エネルギを電気エネルギに変換する発電機と、発電機の回転周期を制御する回転制御装置とを備える。 - 特許庁

Further, the driving conditions are changed so that the frequency of a reference clock used for pulse modulation comes to higher in the low gradation region of the driving data than in the high gradation region.例文帳に追加

駆動条件として、パルス幅変調に用いる基準クロックの周波数を、駆動データの低階調領域において、高階調領域よりも高くなるように変更する。 - 特許庁

In the electronic camera where a plurality of modes for conducting different processings can be selected, a system clock frequency in the inside of the electronic camera is selected, in response to the selection of the mode.例文帳に追加

互いに異なる処理が実行される複数のモードに切り換えが可能な電子カメラにおいて、前記モードの切り換えに応じて、前記電子カメラ内部のシステムクロック周波数を切り換える。 - 特許庁

To provide a data transmitting/receiving system with which high-density voice data can be transmitted from a source apparatus to a receiving apparatus (a sink device or a repeater) without increasing a pixel clock frequency of video data.例文帳に追加

映像データのピクセルクロックを上げることなく、高密度の音声データをソース機器から受信機器（シンク機器又はリピータ機器）に送信できるデータ送受信システムを提供すること。 - 特許庁

To provide an integral type analog/digital converter that uses a low frequency analog/digital conversion clock in order to monitor and measure an integral value of battery charging/discharging currents with low power consumption and extended dynamic range.例文帳に追加

バッテリーの充放電電流の積算値を監視、計測するために、低周波のＡ／Ｄ変換用クロックを使用しながら低消費電力化を図り且つダイナミックレンジを拡大すること。 - 特許庁

To provide a control circuit for a switching power supply and an electronic device capable of suppressing rapid change in a switching frequency in a switching power supply mounting an SSCG (Spread Spectrum Clock Generator).例文帳に追加

ＳＳＣＧを搭載したスイッチング電源において、スイッチング周波数の急激な変動を抑えることが可能なスイッチング電源の制御回路及び電子機器を提供すること。 - 特許庁

To solve a problem wherein a frequency of a reference clock is fluctuated in response to fluctuation of an ambient temperature to generate a time error, so as not to output a drive control signal at an accurate time as a result thereof.例文帳に追加

環境温度の変動に応じて基準クロックの周波数変動が生じて時間誤差が生じ、その結果、正確な時刻に駆動制御信号を出力することができない。 - 特許庁

To make it possible to always generate an event signal at a constant time interval without varying the cycle of the event signal of an interval timer device even if a frequency-dividing ratio of a count clock is chamged over.例文帳に追加

カウントクロックの分周比が切り替えられた場合にも、インターバルタイマ装置のイベント信号の周期が変動せず、常に一定の時間間隔でイベント信号を生成できるようにする。 - 特許庁

To provide fire alarm equipment that enables fire detection in accurate time even when an error of a clock pulse frequency becomes ±200%.例文帳に追加

クロックパルス周波数の誤差が±２００％になっても、正確な時間で火災検出等の動作を行えることができる火災報知設備を提供することを目的とするものである。 - 特許庁

In the PLL circuit 30 of a precedent stage, phase comparison is performed in a range except a phase switching part of the PDM data by using a dividing signal to a low frequency, and an intermediate clock is generated.例文帳に追加

前段のＰＬＬ回路３０では、低い周波数に分周信号により、ＰＤＭデータのフェーズ切り替り部分を除く範囲で位相比較を行い、中間クロックを生成する。 - 特許庁

Next, the selector 13 is switched and the clock signal of an oscillation frequency for an image processing circuit (2) 17, that is for output processing, is inputted from an oscillator (2) 12 to an analog PLL 14.例文帳に追加

次に選択器１３を切替え、発振器(2)１２から画像処理回路(2)１７即ち出力処理用の発振周波数のクロック信号をアナログＰＬＬ１４に入力する。 - 特許庁

A time controller 13 controls the order of power supply to a high frequency transmission/reception part 11 and a clock generation means 8 to start radio communication at starting radio communication.例文帳に追加

タイムコントローラ１３は無線通信開始時には高周波送受信部１１およびクロック発生手段８への電源供給順序を制御し、無線通信を開始するとしてある。 - 特許庁

To provide an information reproducing device capable of detecting a frequency of an A/D clock for sampling a reproducing signal of an optical disk by a simple configuration while preventing erroneous detection.例文帳に追加

光ディスクの再生信号をサンプリングするＡ／Ｄクロックの周波数を、誤検出を防止しつつ簡素な構成で検出することでできる情報再生装置を提供する。 - 特許庁

Moreover, since electric signals to be handled rangers from a DC up to a difference frequency between the optical signal data string and the optical clock signal, the optical receiver can avoid various problems peculiar to high-speed electric signals.例文帳に追加

また取り扱う電気信号は直流から光信号データ列と光クロック信号の差周波数までの範囲のため，高速電気信号特有の諸問題を回避できる。 - 特許庁

Further, the processors A11 varies the source voltage supplied to the processor A11 by controlling a variable power source 16 according to the frequency of the clock inputted to the processor A11.例文帳に追加

また、プロセッサＡ１１は、プロセッサＡ１１に入力されるクロックの周波数に応じて可変電源１６を制御して、プロセッサＡ１１に供給される電源電圧を変更する。 - 特許庁

To obtain a stable symbol clock by a small operation amount even in a multi-valued FSK (Frequency Shift Keying) demodulated signal when sampling the FSK demodulated signal and regenerating demodulated data from an amplitude value of obtained symbol data.例文帳に追加

ＦＳＫ復調信号をサンプリングし、得られたシンボルデータの振幅値から復調データを再生するにあたって、多値でも少ない演算量で安定したシンボルクロックを得る。 - 特許庁

Since the autoprecharge takes place, when a column select line CSL is put in an active state, the falling time of a word line will not depend on the external clock frequency and is always made a constant.例文帳に追加

カラムセレクト線ＣＳＬがアクティブ状態になる時期からオートプリチャージが行われるため、ワード線を立ち下げる時期を外部クロックの周波数に依存させず、常に、一定とできる。 - 特許庁

If it is detected, however, that the divided voltage VO2 of the stepped-up voltage VO1 is lower than the reference voltage VR1, the frequency dividing operation of the 1st clock signal is started.例文帳に追加

一方、昇圧電圧ＶＯ１の分圧ＶＯ２が基準電圧ＶＲ１より低くなることが検出されると、直ちに第１のクロック信号の分周を始めるように動作を行う。 - 特許庁

To provide an electronic body thermometer for reducing a power consumption in a period other than a body temperature measuring time, while keeping measurement accuracy, by controlling properly a frequency of a clock used for measurement.例文帳に追加

計測に用いるクロックの周波数を適切に制御することにより、計測精度を維持しながら体温計測時以外の消費電力を低減する電子体温計を提供する。 - 特許庁

To solve the problem that e.g. EFM modulated signals of less than 3T are detected and decoded into data of normal lengths but the system clock frequency is high to result in a high power consumption with much heating.例文帳に追加

例えばＥＦＭ変調信号の３Ｔ未満を検出して正常な長さのデータに復号する場合、システムクロック周波数が高く消費電力が大きく発熱が多い。 - 特許庁

This information processing system 1 is provided with: a bus 3; an I/O 30 for USB; an I/O 40 for UART; a DMAC 20; a bus arbitration circuit 70; and a clock frequency-dividing circuit 80.例文帳に追加

情報処理システム１は、バス３と、ＵＳＢ用Ｉ／Ｏ３０と、ＵＡＲＴ用Ｉ／Ｏ４０と、ＤＭＡＣ２０と、バス調停回路７０と、クロック分周回路８０とを備える。 - 特許庁

A time controller 13 is constituted so as to start radio communication while controlling an order of supplying power to a high-frequency transmitting/receiving unit 11 and a clock generating means 8 at the time of starting radio communication.例文帳に追加

タイムコントローラ１３は無線通信開始時には高周波送受信部１１およびクロック発生手段８への電源供給順序を制御し無線通信を開始するとしてある。 - 特許庁

An out-of-synchronism detector 102 discriminates the presence of a fault depending on the level of a control signal given to a VCO built in a frequency phase locked loop used for generating a clock signal.例文帳に追加

同期はずれ検出器１０２では、クロック生成に用いる周波数位相同期ループに内蔵されるＶＣＯへの制御信号の大小により異常の有無を判定する。 - 特許庁

To solve the problem that the frequency of a CPU clock cannot reach a certain level or above, when the processing efficiency of PDL data cannot be increased, because the power consumption of an actual apparatus is restricted.例文帳に追加

現実の装置は消費電力が制限されているため、ＰＤＬデータの処理効率を向上させる場合に、ＣＰＵクロックの周波数はある一定以上には高くできない。 - 特許庁

In addition to a driving section that drives a rotary polygon mirror in response to a supplied clock signal, the image forming apparatus includes a frequency adjustment section, a phase difference determining section, and a switching control section.例文帳に追加

画像形成装置は、供給されたクロック信号に応じて回転多面鏡を駆動する駆動部に加え、周波数調整部、位相差決定部及び切換制御部を含む。 - 特許庁

The setting value storage means 37 sets again each of programs A, N of the PLL circuit 38 according to the adjustment value C0 so as to give a sampling clock SCLK with the frequency fo to an A/D converter 26.例文帳に追加

設定値保持手段37は、調整値C0に従い、ＰＬＬ回路38の各プログラム値Ａ，Ｎを設定し直し、周波数foのサンプリングクロックSCLKがＡ／Ｄ変換器26に入力されるようにする。 - 特許庁

To suppress a common mode noise radiated directly from a surface of a flat cable by a unique spurious radiation when it is used for a clock signal of high frequency, without adding an external member.例文帳に追加

高い周波数のクロック信号を用いた場合特有の不要輻射によりフラットケーブル表面から直接輻射されるコモンモードノイズを、外部部材を追加することなく抑制する。 - 特許庁