「clock frequency」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

Also, clock signals CLK1 and CLK2 to be supplied to the register 2 for monitor with the same frequency and in different timings are used for the object register 1.例文帳に追加

また対象レジスタ１に対して監視用レジスタ２に供給するクロック信号ＣＬＫ１及びＣＬＫ２に同一周波数でタイミングが異なるものを用いる。 - 特許庁

A strobe-generating circuit 33 has the same resolution as the reference clock-generating circuit 31 and creates a strobe signal (frequency f_3) from the output of the oscillator 20.例文帳に追加

ストローブ発生回路３３は、基準クロック発生回路３１と同じ分解能を有し、発振器２０の出力からストローブ信号（周波数ｆ_3 ）を作成する。 - 特許庁

Time clock is simultaneously transmitted serially at prescribed time intervals from the timer 2 to the pattern memory 3 for deflection electromagnet current and the frequency pattern memory 4.例文帳に追加

タイマ２から偏向電磁石電流用パターンメモリ３と周波数用パターンメモリ４に同時に、タイムクロックが所定の時間間隔でシリアルに伝送される。 - 特許庁

To provide a pulse width modulation circuit which can output a normal PWM waveform also when the frequency of a clock signal is varied.例文帳に追加

クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供すること。 - 特許庁

To provide a pulse width modulation circuit that can output a normal PWM waveform even when the frequency of a clock signal is changed.例文帳に追加

クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供する。 - 特許庁

The OFDM demodulator 100 receives digital broadcast waves and performs sampling on the basis of the clock signal of a frequency oscillator different from a broadcast station.例文帳に追加

ＯＦＤＭ復調装置１００は、デジタル放送波を受信し、放送局とは異なる周波数発振器のクロック信号に基づいてサンプリングする。 - 特許庁

A latch circuit 4 responds to a reference clock S to latch the address signals A0 and A1 and the address signals D0-Dm, and supplies them to the frequency conversion memory.例文帳に追加

ラッチ回路４は、アドレス信号Ａ０，Ａ１とアドレス信号Ｄ０〜Ｄｍを基準クロックＳに応答してラッチして周波数変換メモリに供給する。 - 特許庁

A timing recovery circuit 37 forme a sampling clock SCK in accordance with an equalization signal y(n) and the replica signal b(n) during the phase and frequency pull in.例文帳に追加

タイミングリカバリ回路３７は、位相・周波数引き込み時に等化信号ｙ（ｎ）とレプリカ信号ｂ（ｎ）とに基づいてサンプリングクロックＳＣＫを生成する。 - 特許庁

The oscillation abnormality detecting part specifies the frequency of the oscillator on the basis of a count value obtained by measuring the clock outputted form the oscillator.例文帳に追加

発振異常検出部は、その発振器から出力されるクロックを計測して得られたカウント値に基づいてその発振器の周波数を特定する。 - 特許庁

In this case, the system speed maintains the initial value, and the pixel clock frequency and the number of the revolutions of the polygon mirror are changed depending on the number of the identified laser diodes.例文帳に追加

このとき、システムスピードは初期値を維持し、画素クロック周波数及びポリゴンミラー回転数を特定されたレーザダイオードの個数に応じて変更する。 - 特許庁

To increase the band width of a generated waveform by normally generating a waveform even when a clock frequency is increased or reduced against an intrinsic delay time.例文帳に追加

固有遅延時間に対しクロック周期が短くなっても長くなっても正常に波形発生動作を可能にして生成波形を広帯域化する。 - 特許庁

To improve the bus occupancy ration of data independently of a frequency of a clock signal in a semiconductor integrated circuit provided with a memory cell.例文帳に追加

本発明は、メモリセルを備えた半導体集積回路に関し、クロック信号の周波数にかかわりなくデータのバス占有率を向上することを目的とする。 - 特許庁

To provide a method and an apparatus for generating a coded block pattern for high-pass coefficients that decrease the number of operating clock cycles and the frequency of coefficient access.例文帳に追加

動作クロックサイクル数及び係数アクセス数を減少させうるようにした、高域係数に対する符号化ブロックパターン生成方法及び装置を提供する。 - 特許庁

It is assumed that the operating temperatures affect the frequency error the most, when the real-time clock cannot become slave to the time base of GPS later.例文帳に追加

後でリアルタイムクロックがＧＰＳの時間ベースのスレーブになれなくなると、周波数エラーに最も影響するのは動作温度であると想定している。 - 特許庁

To enhance the tracking performance to transmission path environment variations and the synchronous locking performance in clock frequency synchronization of an OFDM demodulator.例文帳に追加

ＯＦＤＭ復調装置におけるクロック周波数同期について、伝送路環境変動への追従性能及び同期引き込み性能を向上すること。 - 特許庁

To a timing control part 105, demodulation data A and a timing clock signals A synchronized with them and having a burst period frequency of 50 MHz are inputted.例文帳に追加

タイミング制御部１０５には、復調データＡと、これに同期しバースト期間周波数が５０ＭＨｚのタイミングクロック信号Ａが入力される。 - 特許庁

To provide a receiving apparatus capable of accurately reproducing contents while synchronizing video and audio, without varying an audio reproduction clock oscillation frequency.例文帳に追加

音声再生クロック発振周波数を変動させることなく、映像と音声との同期がとれた正確なコンテンツ再生が可能な受信装置を提供する。 - 特許庁

Output voltage components from the circuits 14, 15 are respectively time-divided by clock frequency through A/D converters 16, 17 and the time-divided voltage components are inputted to a judging processing circuit 18.例文帳に追加

検波回路１４、１５の出力電圧は、Ａ／Ｄコンバータ１６、１７で、クロック周波数で時分割し判定処理回路１８に入力する。 - 特許庁

When the received stream is a non-real-time stream read out of storage media 13, on the other hand, the frequency of the reproduction clock is set to a fixed value.例文帳に追加

一方、受信されたストリームが、蓄積メディア１３から読み出される非リアルタイムストリームである場合には、再生クロックの周波数は固定値に設定される。 - 特許庁

The rectangular wave electrical signal generating part outputs a rectangular wave electrical signal 27 of a subbit rate corresponding to any frequency of divided frequencies of the clock signal.例文帳に追加

矩形波電気信号生成部は、クロック信号の分周周波数のいずれかの周波数に相当するサブビットレートの矩形波電気信号27を出力する。 - 特許庁

To evade the influence of a higher harmonic of a digital clock signal on a frequency of a receiving signal in the case of receiving a digital terrestrial broadcasting wave.例文帳に追加

地上ディジタル放送波を受信する場合に、受信信号の周波数にディジタル系のクロック信号の高調波の影響が及ぶのを回避する。 - 特許庁

To provide a drive circuit of a matrix type display device preventing luminance deterioration due to saturation of a phosphor without increasing a frequency of a clock.例文帳に追加

クロックの周波数を高くすることなく、蛍光体の飽和による輝度低下を防止することができるマトリクス型表示装置の駆動回路を提供する。 - 特許庁

To provide a circuit for forming clock which can obtain the output of desired a frequency without bringing increases of both consumption electric power and chip size.例文帳に追加

消費電力の増加、並びにチップ面積の増大を招くことなく、所望の周波数のクロック出力を得ることができるクロック生成回路を提供する。 - 特許庁

When the sensed amount of current exceeds the maximum consumption current inputted from outside, the frequency of the clock signal to be outputted is decreased.例文帳に追加

感知された電流量が外部から入力された最大消費電流を上回る場合、出力されるクロック信号の周波数は減少される。 - 特許庁

To provide an in-vehicle control device capable of certainly controlling equipment mounted to the vehicle and certainly reducing power consumption by changing a frequency to a clock frequency suitable for a control program.例文帳に追加

制御プログラムに適したクロック周波数に変更することによって、車輌に搭載された機器を確実に制御できると共に、消費電力を確実に低減することができる車載制御装置を提供する。 - 特許庁

Thus, the frequency of the reference clock is varied and the timing signal varies in period, so that the frequency of the voice signal (the interval or speed of a reproduced sound) reproduced by the D/A converting circuit varies.例文帳に追加

基準クロックの周波数を変化させることにより、タイミング信号の周期が変化し、これによりＤ／Ａ変換回路により再生される音声信号の周波数（再生音の音程又は速度）が変化する。 - 特許庁

A logical circuit 104 operates at an operating frequency higher than the clock frequency synchronously with the polyphase clocks CK1-CKn generated by the circuit 102 and distributed by the means 103.例文帳に追加

論理回路１０４は、クロック生成回路１０２によって生成され、クロック分配手段１０３によって分配された多相クロックＣＫ１〜ＣＫｎに同期してクロック周波数よりも高い動作周波数で動作する。 - 特許庁

And, the second loop B is switched to closed loop control by applying voltage in accordance with phase difference between the LPP signal and the frequency dividing clock to the control voltage input terminal (b) when frequency synchronizing is finished.例文帳に追加

そして、周波数同期が完了するとＬＰＰ信号と分周クロックとの位相差に応じた電圧を制御電圧入力端子ｂへ印加することで同第２のループＢを閉ループ制御に切り替える。 - 特許庁

Upon reception of a digital audio signal having a sampling frequency different from the clock frequency, the DSP 1 adds a silent signal corresponding to a predetermined time to a head of the digital audio signal inputted thereto.例文帳に追加

そして、ＤＳＰ１は、クロック周波数と異なるサンプリング周波数のデジタル音声信号が入力された場合に、その入力されたデジタル音声信号の先頭に所定時間分の無音信号を付加する。 - 特許庁

To provide an HPF or the like using an SC circuit, capable of reducing an area when raising the clock frequency of a switch configuring the SC circuit, and capable of lowering a cutoff frequency without losing design flexibility.例文帳に追加

設計の自由度を失うことなく、ＳＣ回路を構成するスイッチのクロック周波数を高く、且つカットオフ周波数を低くする場合において面積をより小さくできるＳＣ回路を用いたＨＰＦ等を提供する。 - 特許庁

A frame storage section 30 of a frame format conversion section 16 stores a code series recovered by an OFDM signal demodulation section 13 for each transmission frame according to a clock signal frequency-divided by a 1/2 frequency divider section 11.例文帳に追加

フレームフォーマット変換部１６のフレーム格納部３０は、ＯＦＤＭ信号復調部１３が再生した符号系列を１／２分周部１１が分周したクロック信号に従って、送信フレーム毎に格納する。 - 特許庁

When focus search operation is performed, a reference clock for PWM frequency-divided by a frequency-divider 22 is selected by a switch 23, while a lamp wave signal from a lamp circuit 27 is selected by a switch 28.例文帳に追加

フォーカスサーチ動作を行う際、分周器２２で分周されたＰＷＭ用基準クロックがスイッチ２３によって選択されるとともに、ランプ回路２７からのランプ波信号がスイッチ２８によって選択される。 - 特許庁

Clock lines 512fs to fs/4 and 1024 fs which are subjected to frequency division by a frequency divider DEVD 110 are branched into four systems each in accordance with a switch mode and enters a DCLCS 130.例文帳に追加

分周器ＤＥＶＤ１１０によって分周された５１２ｆｓからｆｓ／４までのクロックライン及び１０２４ｆｓのクロックラインは、スイッチモードに合わせて４系統ずつに枝分かれし、ＤＣＬＣＳ１３０に入る。 - 特許庁

A divide-by-3 circuit 12 generates a signal having a frequency of [sampling frequency]/3, from a sampling clock for ADC, and this signal is processed by a re-timing register 18 and a filter 14 to generate a dither signal.例文帳に追加

３分周回路１２がＡＤＣ用のサンプリング・クロックから［サンプリング周波数］／３の周波数の信号を発生し、この信号を再タイミング用レジスタ１８及びフィルタ１４により処理してディザ信号を発生する。 - 特許庁

To provide an information processor and an image pickup device which can execute processing at an optimal frequency according to a processing quantity without preliminarily setting a clock frequency at each operation mode or processing contents.例文帳に追加

予め動作モードや処理内容毎にクロック周波数を設定しておかなくても、処理量に応じて最適な周波数で処理を行わせることが出来る情報処理装置及び撮像装置を提供する。 - 特許庁

In the optical transmitter, the phase of CW light emitted from a light source 1 is modulated by an electric clock signal having the 1/2 frequency of a bit rate frequency of a data signal in an optical phase modulator 21.例文帳に追加

光送信器において、光源１から出射されたＣＷ光は光位相変調器２１においてデータ信号のビットレート周波数の１／２周波数を有する電気クロック信号によって位相変調される。 - 特許庁

Frequency managers (158, 180, 200) automatically select (408, 506, 708, 810, 812) a clock frequency to each of devices (146 to 156, 106 to 108) and buses (110 to 118, 124) in the system or a plurality of devices or buses based on various factor and purposes.例文帳に追加

様々な要因及び目的に基づいて、システム内の各デバイス(146〜156,106〜108)又はバス(110〜118,124)に対する、或いは複数のデバイス又はバスに対するクロック周波数を自動的に選択する(408,506,708,810,812)周波数マネージャ(158,180,200)である。 - 特許庁

A pattern generator 250 generates a pattern for changing the phases of the synchronous clock signal, with a frequency corresponding to the smoothed error signal to output it as a frequency correction control signal for each pattern generation period of prescribed length.例文帳に追加

パターン発生器２５０は、所定の長さのパターン発生期間毎に、平滑誤差信号に応じた頻度で同期クロック信号の位相を変更するパターンを発生して周波数補正制御信号として出力する。 - 特許庁

To provide an integrated circuit 11 having a frequency detecting circuit which supplies one or more digital signals to a current source according to the detected operation frequency of a generated reference clock.例文帳に追加

生成された基準クロック４８の検出された動作周波数に基づいて、一つまたはそれ以上のデジタル信号５０を電流源２６に与える周波数検出回路２２を有する集積回路１１を提供する。 - 特許庁

A timing signal generating section 1 generates a slot timing signal SLT with a frequency equivalent to a least common multiple of a plurality of kinds of the sapling frequencies and an instruction read clock CK with a frequency higher than it.例文帳に追加

タイミング信号発生部１は、複数種類のサンプリング周波数の最小公倍数に相当する周波数のスロットタイミング信号ＳＬＴおよびこれより高い周波数の命令読出クロックＣＫを発生する。 - 特許庁

To obtain an image recorder being controlled so that failure of image such as a streak or a low frequency noise, does not occur when laser irradiating position is corrected in the main scanning direction or low frequency moire in the case of using a multibeam is reduced through clock correction.例文帳に追加

レーザーの主走査方向の位置補正やマルチビームを用いた際の低周波モアレの低減を、クロック補正によりおこなう際に、スジや低周波ノイズなどの画像不良が起こらないように制御する。 - 特許庁

When a main body screen output device receives a request signal from a screen display device (105), data including the resolution of the outputs, a horizontal scanning frequency, a vertical scanning frequency and a dot clock are transmitted to a screen display device (106).例文帳に追加

本体画面出力装置は、画面表示装置からのリクエスト信号を受信すると、出力を行う解像度、水平走査周波数、垂直走査周波数、ドットクロックのデータを画面表示装置に送信する。 - 特許庁

To provide a data receiver capable of avoiding an overflow and an underflow of a reception buffer and reducing reproduction of sound or like processing with high accuracy by suppressing a frequency of occurrence of and a degree of frequency variation in a recovered clock signal.例文帳に追加

受信バッファのオーバーフローやアンダーフローの回避ができるとともに、再生されるクロック信号の周波数が変動する頻度や程度を小さく抑えて、高精度な音声の再生などができるようにする。 - 特許庁

To provide a prototype board capable of carrying out a test at a high speed the system clock frequency nearly equal to an actual use frequency when designing or estimating a system LSI, and allowing reduction of a TAT.例文帳に追加

システムＬＳＩの設計・評価を行う際に、システムクロックの周波数を実際に使用する周波数に近い高速で試験を行うことができ、さらに、ＴＡＴも短くてすむプロトタイプ・ボードを提供する。 - 特許庁

To provide a semiconductor integrated circuit which can start outputting of a clock signal quickly without starting a frequency division fault in a frequency dividing circuit when an output shut down is canceled by an output control signal.例文帳に追加

出力制御信号によって出力停止が解除された際に、分周回路において分周不良を起こすことなく、クロック信号の出力を迅速に開始できる半導体集積回路を提供する。 - 特許庁