「clock frequency」に関連した英語例文の一覧と使い方(55ページ目) - Weblio英語例文検索

To finely control a video clock frequency for a laser beam scanning optical system in a tandem color image forming apparatus, using a PLL.例文帳に追加

ＰＬＬを用いて、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックの周波数を細かく制御することができるようにする。 - 特許庁

When it does not coincide, a frequency and a phase of a sampling clock are adjusted by the CPU 19 using a PLL section 14 and a delay line 15.例文帳に追加

このとき一致していなければ、ＣＰＵ１９によりＰＬＬ部１４および遅延線１５を用いて、サンプリングクロックの周波数および位相を調整する。 - 特許庁

To provide a method for decrease in the cost of constitution which is necessary to a distance measurement, to measure the distance between devices using a low-frequency clock signal.例文帳に追加

低周波クロック信号を利用してデバイス間の距離を測定し、距離を測定するのに必要な構成のコストを軽減できる方法を提供すること。 - 特許庁

To provide a device that can ON/OFF-control an SSC (spread spectrum clock) function and can implement a smooth ON/OFF transition of the SSC function without any transient frequency changes.例文帳に追加

ＳＳＣ機能のオン・オフを制御可能とし、周波数の過渡的な変化なしに、ＳＳＣ機能のオン・オフの滑らかな遷移を可能とする装置の提供。 - 特許庁

Communication is performed by means of a virtual frequency hopping channel whose hopping sequence is determined according to a function of the master address, and whose phase is to a function of the master clock.例文帳に追加

通信は仮想周波数ホッピングチャネルによって行われ、ホッピングシーケンスはマスターアドレスに応じて決定され、位相はマスタークロックに応じて決定される。 - 特許庁

To provide a clock generating apparatus for warranting an operation response when a frequency of an output signal is unstable in an operation start state or the like and reducing the power consumption.例文帳に追加

動作開始時等の出力信号の周波数が不安定な状態のときの動作応答を保証するとともに低消費電力化を図る。 - 特許庁

To provide a control circuit for a switching power supply that can control the switching power supply more precisely, without the need for increasing the clock frequency.例文帳に追加

クロック周波数を高めることなく、より高精度にスイッチング電源装置を制御可能なスイッチング電源装置用の制御回路を提供する。 - 特許庁

A control oscillation section 12 has a frequency divider 18, a cycle measuring circuit 20, a moving average value arithmetic circuit 22, and an output clock generating circuit 24.例文帳に追加

制御発振部１２は、分周器１８と周期測定回路２０と移動平均値演算回路２２と出力クロック発生回路２４とを有している。 - 特許庁

To raise further the upper limit of a frequency of an operation clock by increasing operation speed of a latency processing circuit, in s DDR type SDRAM performing pre-fetch processing.例文帳に追加

プリフェッチ処理を行うＤＤＲ形式ＳＤＲＡＭにおいて、レイテンシ処理回路の高速化を図り、動作クロックの周波数の上限をさらに上げる。 - 特許庁

Furthermore, a dynamic flip-flop 31 is used to synchronize the output of the signal selection circuit 30 with an input clock XIN and the output is used for a frequency division signal.例文帳に追加

また、信号選択回路３０の出力をさらにダイナミック型フリップフロップ３１で入力クロックＸＩＮで同期させ、分周信号として出力する。 - 特許庁

To provide a semiconductor device capable of enlarging the operation frequency of a clock signal SCKA for transfer and having high reliability, and to provide a display device module using the device.例文帳に追加

転送用クロック信号ＳＣＫＡの動作周波数の拡大と信頼性の高い半導体装置およびそれを用いた表示装置モジュールを提供する。 - 特許庁

Then the part B 108 corrects en bloc and continuously the frequency deviations of the non-receiving section where the clock reproduction is so far stopped.例文帳に追加

そして、周波数補正部Ｂ１０８が、クロック再生動作を停止していた非受信区間での周波数偏差を、複数フレーム分一括して連続して補正する。 - 特許庁

To provide a serial/parallel conversion circuit, a data transfer controller, or the like, which combines serial/parallel conversion function with a buffer function to smooth out clock frequency differences.例文帳に追加

シリアル／パラレル変換機能とクロック周波数差を吸収するバッファ機能を併せ持つシリアル／パラレル変換回路、データ転送制御装置等の提供。 - 特許庁

To realize a battery-driven ultrasonic flowmeter which increases the measuring accuracy of the propagation time of ultrasonic waves by a method wherein the frequency of a reference clock which measures the propagation time of the ultrasonic waves is not increased so much.例文帳に追加

超音波の伝搬時間を計測する基準クロックの周波数をそれ程高くしないで、伝搬時間の計測精度を上げる。 - 特許庁

To provide a clock frequency transmission system capable of reducing EMI noises as much as possible.例文帳に追加

クロック周波数伝送システムに関し、ＥＭＩノイズを極力減少させることができるクロック周波数伝送システムを提供することを目的としている。 - 特許庁

Thus, it is possible to change the frequency of the clock signal for making the slave operate for every transfer request, and to easily execute the meticulous control of the power of the slave.例文帳に追加

これにより、スレーブを動作させるクロック信号の周波数を転送要求毎に変更でき、スレーブの電力のきめ細かな制御を容易に実施できる。 - 特許庁

To provide a sampling clock regenerating circuit capable of converging a sampling frequency generated on a reception side to desired accuracy in a short time.例文帳に追加

受信側で発生される標本化周波数を短時間に所望の精度に収束させることができる標本化クロック再生回路を提供することである。 - 特許庁

To provide a data transfer controller that can dynamically select a frequency of a generated clock signal without causing an improper operation and to provide an electronic device.例文帳に追加

生成されるクロックの周波数を、動作不良を起こすことなくダイナミックに切り替えることができるデータ転送制御装置、電子機器の提供。 - 特許庁

To provide a television receiver an output element of which is not brought into destruction even when a clock frequency division register is wrongly set.例文帳に追加

クロック分周用レジスタに誤った設定がなされた場合であっても出力素子を破壊に至らしめないテレビジョン受像機を提供することを目的とする。 - 特許庁

To provide a dynamic D-type flip-flop circuit which is operated by a higher clock frequency, is able to transmit data stably and consists of a master part and a slave part.例文帳に追加

より高速なクロック周波数で動作し、安定にデータを伝送できる、マスター部とスレーブ部とから成るダイナミックＤ型フリップフロップ回路の提供。 - 特許庁

This prescaler is equipped with a voltage-controlled oscillator which generates a clock signal CLK and a programmable controller which generates a mode control signal MC for selecting a frequency division mode.例文帳に追加

クロック信号ＣＬＫを発生する電圧制御発振器と、分周モードを選択するためのモード制御信号ＭＣを発生するプログラマブルカウンタを備える。 - 特許庁

To provide a clock data reproducing circuit which compensates the dispersion of an oscillation frequency of VCOs and has high power supply voltage-temperature variation resistance with low jitters.例文帳に追加

ＶＣＯの発振周波数のばらつきを補償し、低ジッタで電源電圧・温度変動耐性が大きいクロックデータ再生回路を提供する。 - 特許庁

Thus, it is possible to prevent deterioration in reception performance caused by in-band spurious components arising from higher harmonic waves whose frequencies are integral multiples of a clock frequency.例文帳に追加

従って、周波数がクロック周波数の整数倍である高調波に起因する帯域内スプリアスによる受信性能劣化を抑制可能となる。 - 特許庁

In the first loop 50, a sensitivity function is lowered by executing phase comparison by a comparison part 14 using a reference clock 34 having a high frequency.例文帳に追加

第１ループ５０では、周波数が高い基準クロック３４を用いて比較部１４にて位相比較を行うことにより、感度関数を下げている。 - 特許庁

An oscillator circuit alters the frequency of an output clock signal based on the phase difference signal in order to have the phases of the reference and the output clocks matched.例文帳に追加

発振回路は、基準クロックと出力クロックの位相を合わせるために、位相差信号に基づいて出力クロック信号の周波数を変更する。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing electric power consumption by using a clock signal of a frequency suiting a processing content.例文帳に追加

処理内容に適した周波数のクロック信号を用いることにより、消費電力を低減することの可能な半導体集積回路を提供する。 - 特許庁

The flag signal is delayed in response to first and second clock signals for deriving the second digital signal having a frequency determined by the program integer.例文帳に追加

このフラグ信号を第１，第２クロック信号に応答して遅延し、プログラム整数によって決まる周波数を有する第２ディジタル信号を導出する。 - 特許庁

To provide a stroboscope charging unit, provided with a stroboscope outputting a boosting clock signal of a suitable frequency which is proportional to the charging voltage of a capacitor.例文帳に追加

コンデンサの充電電圧に応じて適切な周波数の昇圧用クロック信号が出力されるストロボ装置を備えたストロボ充電装置を提供する。 - 特許庁

A ripple is superposed on a supply voltage supplied to a system controller chip, whereby frequency spread of an operation clock is brought about to reduce radiation noise.例文帳に追加

システムコントローラーチップに供給する電源電圧にリップルを重畳することにより、動作クロックの周波数拡散を発生させて放射ノイズの低減を図る。 - 特許庁

To solve several design problems that occur at the border on the maximum operation speed of a circuit element configuring a data recovery circuit, even if the clock frequency is high.例文帳に追加

クロック周波数が高くてもデータ復元回路を作る回路素子の最大動作速度の境界で幾つかの設計上の問題の克服を図る。 - 特許庁

To provide a parallel-serial conversion circuit and a parallel-serial converting method capable of performing high-speed parallel-serial conversion with a low frequency clock.例文帳に追加

低周波数のクロックで高速なパラレル−シリアル変換が可能なパラレル−シリアル変換回路およびパラレル−シリアル変換方法を提供することを目的とする。 - 特許庁

When a stop signal 6 is deasserted, the oscillation circuit 1 generates a clock signal at a frequency in response to a voltage received from the voltage generating circuit 7.例文帳に追加

発振回路１は停止信号６がデアサートされた際には電圧発生回路７からの入力電圧に応じた周波数でクロックを発生させる。 - 特許庁

The invention relates to a clock data reproduction circuit 50 of dual loop method which can switch between phase lock loop and frequency lock loop.例文帳に追加

本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。 - 特許庁

To obtain a good image by suppressing jitter occurring to a formed image, i.e., disturbance of an image, when a laser write clock is subjected to frequency modulation.例文帳に追加

レーザー書込みクロックを周波数変調した場合に、形成された画像に生じるジッタ、即ち画像の乱れを抑制して、良好な画像を得る。 - 特許庁

Consequently, the time constant obtained by a resistance Rv2 and a capacitor Cr ends up having precision based upon the precision of the frequency fck of a clock signal.例文帳に追加

その結果、抵抗Ｒｖ２とコンデンサＣｒとによる時定数はクロック信号の周波数ｆｃｋの精度に準ずる精度を有することになる。 - 特許庁

To the digital circuits 3A, 3B formed on the semiconductor substrate, the clock signal for the digital circuit outputted from the frequency divider 4 is directly inputted.例文帳に追加

半導体基板上に形成されているディジタル回路３Ａ、３Ｂには、分周器４から出力されたディジタル回路用クロック信号が直接入力される。 - 特許庁

To provide an information processing device capable of reading data from a synchronous DRAM with high frequency drive clock signals irrespective of variation in operating environment.例文帳に追加

動作環境の変動に係らず、高周波数の駆動クロック信号によって同期式ＤＲＡＭからデータを読み出すことができる情報処理装置を提供する。 - 特許庁

The frequency determining circuit 83 and fine adjusting circuit 85 receive a clock source voltage Vccc, and other buffer circuits receive a peripheral source voltage Vccp.例文帳に追加

周波数決定回路（８３）および微調整回路（８５）はクロック電源電圧（Ｖｃｃｃ）を受け、他のバッファ回路は、周辺電源電圧（Ｖｃｃｐ）を受ける。 - 特許庁

To make it possible to change a clock frequency dynamically according to a packet reception state without restarting a transfer module of packets storing a route table.例文帳に追加

経路表を格納するパケットの転送用モジュールを再起動すること無く、パケット受信状況に応じてクロック周波数を動的に変更可能とする。 - 特許庁

The control section 81 controls the velocity of LDPC decoding by controlling the frequency of an operation clock of the LDPC decoding section 11 on the basis of the free time.例文帳に追加

制御部８１は、その空き時間に基づいて、LDPC復号部１１の動作クロックの周波数を制御することにより、LDPC復号の速度を制御する。 - 特許庁

To provide a plasma display panel (PDP) coping with a rise of a clock frequency and individually adjusting the widths of negative polarity pulses to be applied to scanning electrodes.例文帳に追加

クロック周波数の上昇に対処でき、且つ走査電極に印加する負極性パルスの幅を個別に調整できるＰＤＰを提供する。 - 特許庁

To control a clock frequency by process processed by a processor to suppress power consumption and effectively improve processing efficiency in the processor.例文帳に追加

プロセッサで処理されるプロセスごとにクロック周波数を制御することで、消費電力を抑制しつつ、プロセッサにおける処理効率を効果的に向上させる。 - 特許庁

To reduce power consumption by automatically changing a clock frequency and an operating voltage in accordance with a throughput required for a programmable logic circuit.例文帳に追加

プログラマブル論理回路に要求される処理能力に応じてクロック周波数及び動作電圧を自動的に変化させて、消費電力を減少させる。 - 特許庁

A first phase comparator 2 compares the phase between an external clock signal 1 and a 1/n frequency division output signal to produce a first pulse signal S1.例文帳に追加

第１の位相比較器２は外部クロック信号１と１／ｎ分周出力信号とを位相比較し、第１のパルス信号Ｓ１を出力する。 - 特許庁

When the count result exceeds the range of the threshold, the device clock 201 is changed only for a predetermined unit frequency by the control signals.例文帳に追加

前記カウント結果が前記閾値の範囲を超える場合、該制御信号により装置クロック２０１をあらかじめ定めた単位周波数だけ変更する。 - 特許庁