「common buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups.例文帳に追加

データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。 - 特許庁

To provide a memory control system for enabling priority processing both in write processing to the memory of a processor and read processing from the memory in a multiprocessor system and making common a data buffer to be used in write processing and read processing.例文帳に追加

マルチプロセッサシステムにおいて、プロセッサのメモリに対する書き込み処理と、メモリから読み出し処理の両方において優先処理を可能にし且つ書き込み処理時と読み出し処理時に使用するデータバッファの共通化を図るメモリ制御方式を提供する。 - 特許庁

In a transparent panel substrate 40 below the display part 16, a buffer layer 102, a TFT formation layer 110, a pixel electrode layer 160, an intermediate insulation layer 170 and a common electrode layer 180 having a slit 189, etc. are sequentially laminated on a lower glass substrate 100.例文帳に追加

表示部１６の下側の透明パネル基板４０は、下ガラス基板１００の上に、バッファ層１０２、ＴＦＴ形成層１１０、画素電極層１６０、中間絶縁層１７０、スリット１８９を有する共通電極層１８０等が順次積層される。 - 特許庁

In this case, a driver 3 analyzes a common plotting command from an application 1 through a GD 12, expands a page image corresponding to the plotting instruction in a page buffer 20A and preserves these contents as an image file 31 corresponding to the instruction of page completion.例文帳に追加

この場合、ドライバ３は、アプリケーション１からＧＤＩ２を通した共通の描画コマンドを解析して、その描画指示に対応するページイメージをページバッファ２０Ａへ展開していき、その内容をページ完了の指示に応じてイメージファイル３１として保存する。 - 特許庁

When the data amount required for storage in the buffer is equal to or more than the capacity of the low capacity buffer memory 107, the data storage control unit 106 carries out switching control of storing the data to a data memory 102 connected to a common bus.例文帳に追加

データ格納制御装置106が、バッファへ格納する必要のあるデータ量を受信データのヘッダ内情報であるシーケンスナンバーより判別し、バッファへ格納するデータ量が少ない場合は入出力IF装置101内の低容量バッファメモリ107にデータを格納し、バッファへ格納する必要のあるデータ量が低容量バッファメモリ107容量以上になった場合には、共通バスに接続したデータメモリ102への格納に切り替える制御を行う。 - 特許庁

When a release button 18 is fully pressed in imaging mode, a parallax distribution calculating part 71 extracts a plurality of feature points common in left and right viewpoint image data read from buffer memories 52 and 54, calculates the parallax amount of each of the plurality of feature points, and calculates a distributed parallax amount.例文帳に追加

撮影モードでレリーズボタン１８を全押しすると、視差分布算出部７１は、バッファメモリ５２，５４から読み出した左右視点画像データにおいて共通する複数の特徴点を抽出して、複数の特徴点それぞれの視差量を算出し、分散視差量を算出する。 - 特許庁

Since the memory address of the drawing elements and a developing processing constitution ID are allowed to correspond to each other to be stored in a table, object data to which common developing processing constitution is adaptable can be successively taken out of a buffer to be processed and, therefore, the writing number of times of a developing processing means can be reduced.例文帳に追加

描画要素の格納アドレスと展開処理構成ＩＤとを対応させてテーブルに記憶したので、共通の展開処理構成が適用可能なオブジェクトデータを順次バッファから取り出して処理できるので、展開処理手段の書き換え回数が削減できる。 - 特許庁

The analog buffer circuit comprises a source follower including an MOS transistor Q1, and capacitors C1 and C2 being connected in parallel between the gate and source of the MOS transistor Q1 and performs offset cancel by charging the capacitors C1 and C2 with a constant common potential Vref.例文帳に追加

アナログバッファ回路は、ＭＯＳトランジスタＱ１を含むソースフォロアと、ＭＯＳトランジスタＱ１のゲート−ソース間に、それぞれ並列に接続されるキャパシタＣ１，Ｃ２とを有し、一定の共通電位Ｖｒｅｆによって当該キャパシタＣ１，Ｃ２を充電してオフセットキャンセルを行う。 - 特許庁

To immediately detect area destruction without using a special memory destruction detection program when a certain task destroys the use area of another task in buffer memory management which provides common memory space to each task such as an application program and dynamically ensures or releases the memory space.例文帳に追加

アプリケーションプログラムなどの各タスクに共通なメモリ空間を提供し動的にこのメモリ空間を確保あるいは解放するバッファメモリ管理において、あるタスクが他のタスクの使用領域を破壊した場合に、特別なメモリ破壊検知プログラムを使用せずに領域破壊を即座に検知する。 - 特許庁

In this liquid crystal display device, the center levels of input signals are set at the center of the dynamic range of a buffer circuit 5 by using a bias adjusting circuit 4, and the average value of the voltage to be applied to the liquid crystal display panel 10 is set at the center of the operation of the panel 10 by using a common voltage adjusting circuit 8.例文帳に追加

入力信号の中心レベルをバイアス調整回路４によりバッファ回路５のダイナミックレンジの中心に設定し、液晶表示パネル１０に印加する液晶印加電圧の平均値をコモン電圧調整回路８により上記液晶表示パネル１０の動作中心に設定する。 - 特許庁

An electric charge recovering and resupplying circuit 10 has a switch 11 which is connected between the common electrode 30 and a voltage outputting buffer 40, a capacity 13 for recovering electric charge, and a switch 12 which is connected between the connection point of the electrode 30 and the switch 11 and the capacity 13 for recovering electric charge.例文帳に追加

電荷回収再供給回路１０は、コモン電極３０とコモン電圧出力バッファ４０との間に接続されたスイッチ１１と、電荷回収用容量１３と、コモン電極３０とスイッチ１１との間の接続点と電荷回収用容量１３との間に接続されたスイッチ１２とを有する。 - 特許庁

The meeting was followed by a press release as reported in the news. The new minimum standard is 8 percent of total equity capital. Tier 1 capital such as common shares and the ratio of Tier 1 capital on the whole shall be increased. Separately to the minimum standard, a buffer to equity capital that can be used in the event of economic downturn may be accumulated. Furthermore, an agreement was reached on the timing of transition, transitional measures and other matters such as the new rules being phased in from 2013 and the capital requirements on the whole including the capital conservation buffer taking full effect in 2019. 例文帳に追加

会合終了後、報道されていますようにプレスリリースがございまして、最低基準については総資本の水準を8％とする。普通株等のTier1やTier1全体の比率を高めるということ、それから最低基準とは別に景気悪化時に取り崩し可能な資本のバッファーの積み増しを認めること。それから、新規則の実施時期、2013年から資本保全バッファーも含めた規制水準の全体実施を2019年とするなど、様々な移行時期、経過措置などで合意したところでございます。 - 金融庁

The decoder 16 is provided with a common buffer for storing received image data at least for an I picture period in order to redistribute the received image data to a plurality of clients having different execution transmission speeds, wherein the received image data are redistributed to each client so as to skip encoded video data older than the received latest I picture basically in sequential reading.例文帳に追加

実行伝送速度の異なる複数のクライアントへ再配信を行なうため、受信した画像データを少なくともＩピクチャ周期分格納する共通バッファを備え、各クライアントに対しては、順次読み出しを原則とし、受信した最新Ｉピクチャより古い符号化映像データをスキップする様態で再配信を行なう。 - 特許庁

An input buffer 100 being the signal level conversion circuit is provided with a differential amplifier circuit 10 being a current mirror amplifier that amplifies a voltage between nodes N1, N2 respectively receiving an external signal and a reference signal to provide an output of an internal signal and with a bias circuit 20 that applies a common bias voltage Vbs to the nodes N1, N2.例文帳に追加

本発明に従う信号レベル変換回路である入力バッファ１００は、外部信号および基準信号がそれぞれ伝達されるノードＮ１およびＮ２の電位差を増幅して内部信号を出力するカレントミラーアンプである差動増幅回路１０と、ノードＮ１およびＮ２に共通のバイアス電圧Ｖｂｓを印加するバイアス回路２０とを備える。 - 特許庁

The retrieved packet is read at each packet unit and multiplexed on a time axis by a packet multiplex processor 3 after storage into a buffer memory 2 for packet multiplex at each HW, then inputted to a common part 11 consisting of a data link layer processor 4, a page divider 5, INF part 6 of data link layer processing and VOQ processor 8.例文帳に追加

抽出されたパケットは、各ＨＷ毎にパケット多重用バッファメモリ部２に蓄積された後、パケット単位で読み出されてパケット多重処理部３により時間軸上にパケット多重されて、データリンクレイヤ処理部４、ｐａｇｅ分割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処理部８からなる共通部１１へ入力される。 - 特許庁

A clock generating circuit 1 is a buffer circuit consisting of a plurality of inverters, which is a circuit generating a clock CPCLK3 with an amplitude of VDD, and an inverted clock XCPCLK3 with the clock CPCLK3 inverted, based on an input clock CLK, and is used in common for the positive voltage power generating circuit 2 and the negative voltage power generating circuit 3.例文帳に追加

クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。 - 特許庁

To provide an image processing unit such as a main board that is a component of a facsimile terminal where image data stored in a printer buffer can be processed with single resolution, especially with lower resolution so as to relieve the load of an MPU thereby, the main board is used in common so as to easily reduce the cost, and printer engines requiring two different resolution can selectively mounted.例文帳に追加

プリンタバッファに記憶される画データを単一の解像度、特に低い側の解像度で扱うことができ、これによってＭＰＵの負荷が軽減でき、メインボードの共通化と、これによるコストダウンとを容易に達成することができる２つの異なる解像度を要求するプリンタエンジンを選択的に搭載可能としたファクシミリ装置を構成するメインボードの如き画像処理装置を提供する。 - 特許庁

When a space is formed in priority-classified transmission queues 11 and 12, a UTOPIA level 2 slave control part 8 of the outer hardware 13 instructs a UTOPIA level 2 master control part 5 to convert an ether frame accumulated in a common buffer 3 into an ATM cell and transmit it to the priority-classified transmission queues 11 and 12 by an ATM cell processing control part 4.例文帳に追加

外部ハードウェア１３のＵＴＯＰＩＡレベル２スレーブ制御部８は、優先クラス別送信キュー１１，１２に空きが生じたとき、ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５へ共有バッファ３に蓄積されているイーサフレームをＡＴＭセル化制御部４によりＡＴＭセルへ変換して優先クラス別送信キュー１１，１２へ送るように指示する。 - 特許庁

The feedback circuit part 230 comprises: a low-pass filter part 235 for receiving third ripple voltage occurring from common electrodes; a negative feedback part 231 for generating first ripple voltage obtained by feeding the third ripple voltage back through first and second impedances and reversing the phase of this; and a buffer part 234 for receiving the first ripple voltage of the negative feedback part 231 and generating second ripple voltage by buffering operation.例文帳に追加

帰還回路部２３０は，共通電極から発生する第３リップル電圧を受信するためのローパスフィルタ部２３５と，第３リップル電圧を第１及び第２インピーダンスを経てフィードバックし，これを逆相させた第１リップル電圧を生成するための負帰還部２３１と，負帰還部２３１の第１リップル電圧を受信し，緩衝作用により第２リップル電圧を生成するためのバッファ部２３４とを含む。 - 特許庁

The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.例文帳に追加

入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁

There are various options, including common shares, preferred shares, preferred securities, subordinated debts and valuation profits on securities holdings. From the viewpoint of the quality of loss-absorbing buffers, there are several elements, such as stability, simplicity - simplicity also means visibility - and clarity. On the other hand, it is important how flexibly the loss-absorbing buffer can be acquired. 例文帳に追加

普通株、優先株、優先出資証券、そして劣後債務、あるいは有価証券の評価益、様々なものがあるわけですけれども、損失吸収バッファーとしてのクオリティ（質）に着目すると、吸収バッファーとしての存在の安定性、それから分かりやすさ、明確性、―分かりやすさというのは、目に見える分かりやすさというのもあるかと思いますけれども、―そういったことがいくつかの要素として入ってくると思いますけれども、他方で、いかに機動的にその損失吸収バッファーを調達し得るかといったことも重要だと思います。 - 金融庁