「common buffer」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The exemplary input buffer circuit comprises two differential pairs of transistors configured in a back-to-back arrangement and sharing a common node, thus resulting in small current requirements.例文帳に追加

例示的入力バッファ回路は、バックツーバックに配置され、コモンノードを共有するように構成されるトランジスタの２つの差動ペアを含み得、結果として、電流の要求量がより少なくなる。 - 特許庁

A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount, while using a buffer memory 23 for converting a data rate in common as a memory for compression processing.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

A multiport switch 1-10 stores a data frame entered from each port P1, P2, Pn in a common buffer memory 1-14, and then exports the data frame to the port of a counter station as a distribution destination.例文帳に追加

マルチポートスイッチ１−１０は、各ポートＰ１，Ｐ２，Ｐｎから入力されるデータフレームを共通バッファメモリ１−１４に蓄積した後、配送先の対向ステーションへのポートへ送出する。 - 特許庁

A compression/decompression part 22 uses in common a buffer memory 23 for converting a data rate as a memory for compression processing so as to compress SDI data and reduce the amount of internal data transfer.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

In this recording head, a plurality of pressure buffer members (15) for absorbing the pressure wave generated in a pressure liquid chamber are provided on at least one of the wall surfaces comprising a common liquid chamber.例文帳に追加

本発明の記録ヘッドは、共通液室を構成する壁面の少なくとも一面に、加圧液室で発生する圧力波を吸収する圧力緩衝体（１５）を複数設けた。 - 特許庁

And when a key code as data of a key is valid (S5; YES), the key code is stored in a key buffer as a common storage area with a key code corresponding to a key of a panel (S6).例文帳に追加

そして、キーのデータとしてのキーコードが有効な場合には（Ｓ５；ＹＥＳ）、パネルのキーに対応したキーコードとの共通の格納領域であるキーバッファに前記キーコードを格納する（Ｓ６）。 - 特許庁

The user A transmission data and user B transmission data buffered by a re-transmission buffer 215 are sent to a common CH spread section 203, where spread modulation is applied to them by using a code #2.例文帳に追加

再送バッファ２１５でバッファリングされたユーザＡ送信データ及びユーザＢ送信データは、共通ＣＨ拡散部２０３に送られ、コード＃２を用いて拡散変調処理される。 - 特許庁

A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount by using a buffer memory 23 for converting a data rate, in common as a memory for compression processing.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

In the adderss management for a common buffer, a plurality of output sequence chains having a write adderss register 20 and a read adderss register 30 are assigned to each flow such as quality class.例文帳に追加

共通バッファのアドレス管理において、品質クラス等のフロー毎に、書き込みアドレスレジスタ２０および読み出しアドレスレジスタ３０を有する出力順序チェーンを複数割当てる。 - 特許庁

A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B.例文帳に追加

転送制御回路１５２は、選択図柄読出コマンドに応じてＣＧＲＯＭ１４２における選択図柄画像データエリアから画像要素データを読み出して、ＶＲＡＭ１５５の選択図柄データバッファ１５５Ａに書き込む一方で、共通図柄読出コマンドに応じてＣＧＲＯＭ１４２における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ１５５Ｂに書き込む。 - 特許庁

The packet data switch 20 temporarily stores a packet to a common share buffer memory, links storage positions of the buffer including a packet of the same destination to generate a retrieval sequence and transmits the packets from an optional input port 21 to a designated output port 23 in the same sequence as that at the reception.例文帳に追加

パケットデータスイッチは一時的にパケットを共有バッファメモリに記憶し、同一のあて先のパケットを含むバッファの記憶位置をリンクして検索用シーケンスを形成し、パケットを任意の入力ポートから指示された出力ポートに受信時と同一の順序で送信する。 - 特許庁

A comparison part 104 compares a transmission data string outputted from a buffer 103-1 with a transmission data string outputted from a buffer 103-2 and outputs a common data string part and a different data string part to a transmission bit selection part 105 as compared data strings.例文帳に追加

比較部１０４は、バッファ１０３−１から出力された送信データ列とバッファ１０３−２から出力された送信データ列とを比較し、比較データ列としてデータ列が共通する部分とデータ列が異なる部分を送信ビット選択部１０５に出力する。 - 特許庁

In the configuration where an input buffer section 111 and an output buffer section 121 of interest are sandwiched by FFs 133, 143 of testing common circuit sections 131, 141 and FFs 103, 104 of the local clock section 101, diagnoses/tests are performed using an RAGR 161 and an MISR 162.例文帳に追加

テスト用共通回路部１３１，１４１のＦＦ１３３，１４３と、ローカルクロック部１０１の内部のＦＦ１０３，１０４とにより、対象となる入力バッファ部１１１や出力バッファ部１２１を挟み込んだ構成において、ＲＡＧＲ１６１及びＭＩＳＲ１６２を用いて、診断・テストを実施する。 - 特許庁

To provide a common buffer type ATM switch in which a cell discard rate or a cell delay time can be easily guaranteed and a call loss rate can be suppressed smaller than an output buffer type switch by preventing another output port from being affected by a congestion that occurs in a certain output port.例文帳に追加

ある出力ポートで発生した輻輳が他の出力ポートに影響しないようにして、セル廃棄率やセル遅延時間の保証を容易に実行可能にするとともに、出力バッファ型スイッチより呼損率を小さく抑えることができる共通バッファ型ＡＴＭスイッチを提供すること。 - 特許庁

When the quantity of scanned image data in a scanning buffer 25 reaches a 1st prescribed quantity, transfer of the scanned image data from an engine board 1 to a facsimile board 2 via a common bus 4 is interrupted and transfer of print image data from the facsimile board 2 to the engine board 1 via the common bus 4 is permitted.例文帳に追加

スキャンバッファ２５内のスキャン画像データの量が第１所定量に達すると、エンジンボード１から共通バス４を介してファクシミリボード２へのスキャン画像データの転送を中断して、ファクシミリボード２から共通バス４を介してエンジンボード１へのプリント画像データの転送を許可する。 - 特許庁

An input character string estimating means 205 estimates a character string part where character segmentation results from the front are common with respect to each recognition candidate character string in the buffer 209 as a recognition determination character string.例文帳に追加

入力文字列推定手段２０５は、バッファ２０９内の各認識候補文字列について先頭からの文字切出しの結果が共通している文字列部分を認識確定文字列として推定する。 - 特許庁

The potential of a pixel electrode (electrode connected to a TFT) of a liquid crystal cell in a dummy pixel region is input voltage VCOM_ OUT of an analog buffer 71 of a common voltage adjusting circuit 63.例文帳に追加

ダミー画素領域の液晶セルの画素電極（ＴＦＴに接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧ＶＣＯＭ＿ＯＵＴとなっている。 - 特許庁

And the number of stored cells is compared with a threshold preset for the queue, the threshold is dynamically changed according to a comparison result and the cell is stored in the common buffer based on the threshold after being changed.例文帳に追加

そして、蓄積セル数とキューに対してあらかじめ設定した閾値とを比較し、その結果に応じて閾値を動的に変更し、変更後の閾値に基づいて、共通バッファへのセルの蓄積を行う。 - 特許庁

There is used an active filter containing a buffer amplifier that branches the common-mode current from the earthing conductor by linear- driving two junction-type transistors or a MOSFET transistor through the transistor.例文帳に追加

２つの接合型トランジスタ又はＭＯＳＦＥＴトランジスタを線形に駆動して接地線からのコモンモード電流をトランジスタを介して分流する緩衝増幅器を含む能動フィルタを用いる。 - 特許庁

However, at failure of a control system, an operation of approaching the common landing 15 of the other car is damped by a function of a variable buffer 20, and then the other car is stopped.例文帳に追加

しかし、一方のかごが制御系の故障によって共用乗場１５に接近するときの進行動作が、可変位緩衝器２０の機能により緩衝された後に一方のかごが停止する。 - 特許庁

To provide a communication unit in which its entire scale is reduced by reducing a required buffer quantity in the case of conducting processing with a plurality of kinds of communication data to share the same transmission band in common.例文帳に追加

複数種類の通信データで同一の伝送帯域を共有する処理を行う場合に、必要とするバッファ量を削減することができ、これによって装置全体の規模を小さくすること。 - 特許庁

Further, the offset regulation circuit is equipped with the offset cancel circuit wherein either of the output common mode voltage and the differential output is inputted to control a buffer circuit 41 with correction function so as to cancel the differential signal of both of them.例文帳に追加

また、出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように補正機能付きバッファ回路４１を制御するオフセットキャンセル回路とを具備する。 - 特許庁

By applying different buffer potentials in a frame where a counter common potential is a positive potential and in a frame where it is a negative potential, the voltage amplitude at the counter common inversion driving can be decreased while securing the ON/OFF margin of the pixel TFT.例文帳に追加

本発明の半導体表示装置は、ゲート信号線側駆動回路にトライステートバッファを用い、対向コモン電位が＋側電位をとるフレームと−側電位をとるフレームとで異なるバッファ電位を与えることによって、画素ＴＦＴのＯＮ・ＯＦＦマージンを確保しつつ対向コモン反転駆動時における電圧振幅を小さくすることができる。 - 特許庁

A vehicle body 4 is rotated around a shaft 15 of a base 1 together with a turntable 2 common use for traveling or the vehicle body 4 is made to travel along the top of guide rails 3 of the turntable 2 common use for traveling and is bought into collision against an impact buffer device 5, by which the crew is made to experience the wearing effect of the seat belt.例文帳に追加

基台１のシャフト１５を軸に、車体本体４を走行兼回転台２と共に回転させたり、車体本体４を走行兼回転台２のガイドレール３上に沿って走行させ、衝撃緩衝装置５に衝突させたりすることによって、乗員にシートベルトの着用効果を体験させる。 - 特許庁

This data transfer device has the PCI interface, a large number of devices via the PCI interface, a memory interface, and a common memory, and allows the large number of devices to read and write data to the common memory, and also has a buffer for preserving a read address corresponding to the number of devices, read data, and the read data number.例文帳に追加

ＰＣＩインターフェースと、ＰＣＩインターフェースを介した多数のデバイスと、メモリーインターフェースと、共有メモリとを有し、前記多数のデバイスが前記共有メモリに対しデータのリード/ライトを行うデータ転送装置において、デバイスの数に相当するリードアドレス、リードデータ、リードデータ個数を保存するバッファを持つデータ転送装置である。 - 特許庁

In address management of a common buffer shaped switch, plural output order chains which have a writing address register 20 and a reading address register 30 are allocated for every flow such as an output line or a quality class.例文帳に追加

共通バッファ形スイッチのアドレス管理において、出力回線や品質クラス等のフロー毎に、書き込みアドレスレジスタ２０および読み出しアドレスレジスタ３０を有する出力順序チェーンを複数割当てる。 - 特許庁

In a specific embodiment, the linearization circuit is implemented as a unity gain buffer with an input terminal connected to the common terminal of the transistor and an output terminal connected to the input terminal of the transistor.例文帳に追加

特定の実施形態では、線形化回路は、単位利得バッファであって、その入力端子がトランジスタの共通端子に接続され、その出力端子がトランジスタの入力端子に接続されたものとして構成される。 - 特許庁

In a hardware-based logical emulation environment, communication of time multiplexed data signals among clock regions is controlled during emulation, by using a buffer 30 inserted into a common signal path among the asynchronous clock regions.例文帳に追加

ハードウェア・ベースの論理エミュレーション環境で非同期クロック領域間の共通信号経路に挿入されたバッファ３０を利用して、エミュレーション中にクロック領域間の時間多重化データ信号の通信を管理する。 - 特許庁

Differential output terminals VS11, VS12 are connected to base terminals of buffer circuits Q3, Q4 of the next stage, emitter terminals are connected to diodes D1, D2, and a full wave rectifier signal VM 11 is obtained from cathode terminals connected in common.例文帳に追加

差動出力端子ＶＳ１１、ＶＳ１２は、次段のバッファ回路Ｑ３、Ｑ４のベース端子に接続されて、エミッタ端子がダイオードＤ１、Ｄ２に接続され、共通接続されたカソード端子から全波整流信号ＶＭ１１を得る。 - 特許庁

To implement error detection and a recovery process even if a communication sequence of commands/messages fails during the process of supplying data from a host to a target via a common buffer, thereby preventing the process of supplying the data from stopping.例文帳に追加

ホストからターゲットへの共通バッファを介したデータ供給処理において、コマンド／メッセージの通信シーケンスが異常になった場合でも、エラー検出とリカバリ処理を行ってデータ供給処理を停止させないようにする。 - 特許庁

To provide a differential circuit and a receiving system equipped with the circuit which can output a differential power output with a fixed common mode voltage, without having a feedback configuration and include a buffer stage suitable for driving internal loading of a chip.例文帳に追加

フィードバック構成を有することなく、一定のコモンモード電圧を持った差動出力を出力でき、且つチップ内部負荷をドライブするのに適当なバッファ段を有する差動回路及びそれを備えた受信装置を提供する。 - 特許庁

The differential buffer amplifier 11 comprises bipolar transistors 24, 25 whose emitters are connected in common and load resistors 26, 27 connected to a point of a power supply voltage Vcc, and the commonly connected emitters are connected to a midpoint of an inductor of a differential oscillator 12.例文帳に追加

差動バッファ増幅器１１は、エミッタが共通接続のバイポーラトランジスタ２４，２５と電源電圧Ｖｃｃに接続の負荷抵抗２６，２７からなり、共通エミッタは差動発振器１２のインダクタの中点に接続される。 - 特許庁

Further, the buffer circuit 6 is connected to a common potential by being connected to an analog ground GND 2 for a radio circuit different from a digital ground GND 1 for a control part where the base band signal processing circuit 3 is connected.例文帳に追加

また、バッファ回路６は、ベースバンド信号処理回路３が接続される制御部用のディジタルグランドＧＮＤ１とは異なる無線回路用のアナロググランドＧＮＤ２に接続されることにより、共通電位に接続されている。 - 特許庁

To prevent the convergence of the common buffer memory of a multiport switch when performing flow control of frame export shut down for a data link layer in a multiport switch in a network system, in which stations are connected by a full duplex link.例文帳に追加

全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。 - 特許庁

The graphics memory 16 contains a plurality of frame buffers 16a and 16b for separating storing a plurality of layers of images including a 3D image, and one Z buffer 16c provided in common for these frame buffers.例文帳に追加

グラフィックスメモリ１６は、３Ｄ画像を含む複数層の画像を別々に格納するための複数個のフレームバッファ１６ａ及び１６ｂ、並びにこれらのフレームバッファに対して共通に設けられた一個のＺバッファ１６ｃを具備する。 - 特許庁

Each of the buffer circuits 40 corrects the reference voltage input from an opposing electrode driving inverter 38 in accordance with the corrected signal input from the dimming processing part 36 and applies this corrected reference voltage to each of the opposing electrodes 26 as the common signal.例文帳に追加

各バッファ回路４０は、対向電極駆動インバータ３８から入力した基準電圧を、ディミング処理部３６から入力された補正信号に応じて補正し、これをコモン信号として各対向電極２６に印加する。 - 特許庁

To provide a common high-frequency tuning amplifier for buffer which can tune selectively to a high-band frequency and a low-band frequency and has nearly the same gain characteristics and passing-band characteristics between the high-band frequency and low-band frequency.例文帳に追加

ハイバンド周波数とローバンド周波数に選択的に同調可能で、かつ、ハイバンド周波数とローバンド周波数とで略同じ利得特性及び通過帯域特性を有する共用のバッファ用高周波同調増幅器を提供する。 - 特許庁

To suppress the offset of a sensor output voltage by providing a buffer between means for detecting the vibration level and common terminal of means for detecting the Coriolis force.例文帳に追加

共通端子から流出入する電流を基準電圧生成手段側へ流出入しないように抑制することでセンサの出力電圧のオフセットの発生を抑えることが可能な角速度センサを提供することを目的とする。 - 特許庁

The one to multi medium common share type communication system to realize the time slot assignment control method consists of terminal side devices 800-830 provided with a buffer 801, a Queue length notice function 802, and an output control function 803 and of a network side device 840 provided with a required buffer quantity reduction type time slot assignment control function 141.例文帳に追加

本発明のタイムスロット割当制御方法を実現する一対多媒体共有型通信システムは、バッファ８０１とＱｕｅｕｅ長通知機能８０２と出力制御機能８０３を備える端末側装置８００〜８３０と所要バッファ量削減型タイムスロット割当制御機能１４１を備える網側装置８４０から構成される。 - 特許庁

For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.例文帳に追加

例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁

A read control section 34 reads the PLP stored in the buffer 31 with a lapse of delay time that is obtained from the PLP to be inputted and delay time operation information and is the time from when Common PLP synchronizes with Data PLP to when the PLP is read, and outputs the TS restored according to the TS rate to a post-stage decoder, thus reliably performing decoding by the decoder.例文帳に追加

読み出し制御部３４は、入力されるPLPや遅延時間演算情報から得られる、Common PLPとData PLPが同期してからPLPを読み出すまでの遅延時間を経過した後、バッファ３１に蓄積されたPLPを読み出し、TSレートに従って復元されたTSを後段のデコーダに出力することで、デコーダによるデコードを確実に行うことができるようになる。 - 特許庁

In a polynomial quotient arithmetic processing, a calculation formula is inputted by a user, and the arithmetic operation of the calculation formula is executed, and when the calculation formula is turned into the form of a polynomial quotient in the calculation process, this calculation formula is reduced by a numerical value, and then by a common polynomial factor, and the common polynomial factor is stored in a factor buffer.例文帳に追加

多項式商演算処理において、ユーザによって計算式が入力され、計算装置によって当該計算式の演算が実行され、計算過程において当該計算式が多項式の商の形になると、まず、数値で約分し、次いで、共通多項因数で約分するとともに、当該共通多項因数をの因数バッファに格納する。 - 特許庁

A driving voltage is applied to a liquid crystal in a display cell by applying signal voltages Vsp, Vsn from a signal line driving circuit 3 to display electrodes on a matrix substrate 11 via active elements such as TFTs, and also applying a common voltage Vcom common to each display cell 13 to a counter electrode on a counter substrate 12 via a buffer circuit 4.例文帳に追加

ＴＦＴなどのアクティブ素子を介して信号線駆動回路３からの信号電圧Ｖsp・Ｖsnをマトリクス基板１１上の表示電極に印加するとともに、各表示セル１３に共通の共通電圧Ｖcom をバッファ回路４を介して対向基板１２上の対向電極に印加することで、表示セル１３における液晶に駆動電圧を印加する。 - 特許庁

After the bubbles are filled in a buffer part R suppressing the vibration of ink at a position near the passages 16 between the common liquid chamber 17 and the discharge ports 15, excessive bubbles are removed from the discharge ports 15.例文帳に追加

以上説明したように、本発明は、共通液室１７と吐出口１５との間の流路１６に近い位置にてインクの振動を効果的に抑制するバッファ部Ｒに対して、気泡を充填してから、余分な気泡を吐出口１５から除去する。 - 特許庁

A lower transparent panel substrate 20 has a TFT forming layer 40 formed on a buffer layer 32 on a lower glass substrate 30, and is provided with the pixel electrode layer 60 on its gate film layer 36 together with a gate line 42 and a common line 50.例文帳に追加

下側の透明パネル基板２０において、下ガラス基板３０上のバッファ層３２の上にＴＦＴ形成層４０が形成され、そのゲート膜層３６の上に、ゲートライン４２、コモンライン５０と共に画素電極層６０が設けられる。 - 特許庁