「cpus」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a Pachislo slot machine capable of reducing a program capacity related to an interlocking process of a game operation by reducing an error of a communication timing among a plurality of CPUs.例文帳に追加

複数のＣＰＵ間における通信のタイミングの誤差を小さくし、遊技操作のインターロック処理に係るプログラム容量を減少させることができるパチスロ機を提供する。 - 特許庁

To effectively utilize a space on a rear side of a meter panel of an engine driven vehicle, to reduce cost by reducing the number of CPUs and sensors, and to improve reliability by stabilizing the operation of an ECU.例文帳に追加

エンジン駆動車両のメータパネルの裏側のスペースを有効に活用し、ＣＰＵ及びセンサの数の削減を図ってコストの低減を図るとともに、ＥＣＵの動作の安定化を図って、信頼性を向上させる。 - 特許庁

The CPU 41 of the main projector transmits sub-setting notice to other projectors, and CPUs 41 of the other projectors set their projectors as sub-projectors (S11 to S15).例文帳に追加

そして、メインプロジェクタのＣＰＵ４１は、他のプロジェクタに対してサブ設定通知を送信し、他の各プロジェクタのＣＰＵ４１は、自プロジェクタをサブプロジェクタに設定する（Ｓ１１〜Ｓ１５）。 - 特許庁

The host computer 1 assigns operation regions so as to minimize the frequencies of communications between the chassis based on the number of CPUs to be stored in each chassis.例文帳に追加

ホスト計算機１は、上記演算領域の割り付けるときに、シャーシに収容されるＣＰＵの個数に基づいて、シャーシ間の通信の発生回数を最小にするように演算領域を割り付けるものである。 - 特許庁

The respective opposite-side connectors decides the connection states of the corresponding connectors from the sent ID information by CPUs 2pA, 3qB, and 12 and display them on display devices 2pC, 3qC, and 14.例文帳に追加

各相手側コネクタでは、ＣＰＵ２ｐＡ，３ｑＢ，１２によって、送られたＩＤ情報から当該コネクタの接続状態を判別しこれを表示装置２ｐＣ，３ｑＣ，１４に表示させる。 - 特許庁

The CPUs 10, 20 regard the control data judged to have been renewed based on the stored data renewal information, as effective data to be transmitted at the time of the transmission, thereby transmitting only the effective data to a CPU on a receiving side.例文帳に追加

また、各ＣＰＵ１０，２０は、データ通信に際し、前記記憶したデータ更新情報に基づき更新有りと判断される制御データを通信対象の有効データとし、その有効データのみを受信側ＣＰＵに送信する。 - 特許庁

CPUs and memories M are mounted on the circuit substrate 79 for controlling lighting of the LEDs 80 loaded on the external lighting unit 4 and controlling communication with a bar code reader 2 in addition to controlling of an LED driving circuit.例文帳に追加

回路基板79には、ＬＥＤ駆動回路の他に、外部照明ユニット4に搭載されたＬＥＤ80の点灯を制御すると共にバーコードリーダ2との通信を制御するＣＰＵ、メモリＭが実装されている。 - 特許庁

The ID tags are adhered to game panels of the machines 51, game control substrates, CPUs of the game control substrates, the game ROMs of the game control substrates, the character generators of pattern displays and the devices 52.例文帳に追加

ＩＤタグは、パチンコ遊技機５１の遊技盤，遊技制御基板，遊技制御基板のＣＰＵ，遊技制御基板の遊技ＲＯＭ，図柄表示装置のキャラクタジェネレータ，台間装置５２に貼着されている。 - 特許庁

To continue operation by guaranteeing the coherency of data even when an uncorrectable fault is generated in an entry of a tag memory in a multiprocessor system provided with a plurality of CPUs each of which is loaded with a cache.例文帳に追加

キャッシュを搭載したCPUを複数備えたマルチプロセッサシステムにおいて、タグメモリのエントリに訂正不可能障害が発生した場合であっても、データのコヒーレンシを保証し、動作を継続できるようにする。 - 特許庁

When the first or second CPU determines abnormality occurrence (Y in S120), the first and second CPUs immediately turn off first and second main relays, respectively (S300).例文帳に追加

第１または第２のＣＰＵが異常発生していると判定した場合（Ｓ１２０のＹ）、第１及び第２のＣＰＵは、それぞれ第１及び第２のメインリレーを直ちにオフにする（Ｓ３００）。 - 特許庁

To reduce the size of a shared variable for barrier synchronism and to confirm whether barrier synchronism is established or not with a little arithmetic quantity in the case of barrier synchronism between plural CPUs composing a parallel computer.例文帳に追加

並列計算機を構成する複数のＣＰＵ間でバリア同期をとる際、バリア同期用の共有変数のサイズを小さくでき、バリア同期が成立したか否かを少ない演算量で確認できるようにする。 - 特許庁

The respective CPUs 11 and 12 and the EEPROM 13 respectively share a chip select line 16, a clock line 17 and an SCI line 18 and are connected to each other through the respective lines.例文帳に追加

各ＣＰＵ１１，１２とＥＥＰＲＯＭ１３は、チップセレクトライン１６、クロックライン１７、ＳＣＩライン１８をそれぞれ共有し、各ラインを介して相互に接続されている。 - 特許庁

Then, CPUs 112, 122 and 132 are switched to an operation system, and under the control by the new system software, the new system software is transferred from the hard disk 117 to the memory 144 of an added cabinet 140.例文帳に追加

次に、ＣＰＵ１１２，１２２，１３２を運用系に切り換え、新システムソフトウエアによる制御のもと、新システムソフトウエアを、ハードディスク１１７から増設キャビネット１４０のメモリ１４４に転送する。 - 特許庁

To allow each OS to occupy a CPU without changing a conventional multi-OS operated by one CPU, in a computer with a plurality of CPUs mounted thereon.例文帳に追加

複数のＣＰＵを搭載した計算機において、１つのＣＰＵにて動作する従来のマルチＯＳを変更することなく、各ＯＳにＣＰＵを占有させることを目的とする。 - 特許庁

Thus, when the CPU of the main control substrate starts the execution of the control of a game corresponding to a program written in a ROM, the respective CPUs of the sub control substrates are already executing the control of the game.例文帳に追加

これにより、主制御基板のＣＰＵがＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、サブ制御基板の各ＣＰＵは既に遊技の制御を実行している。 - 特許庁

To provide a communication terminal mounted with two CPUs, capable of executing information communication processing by using another CPU even if one CPU is faulty.例文帳に追加

２つのＣＰＵを搭載した通信端末装置において、一方のＣＰＵが異常状態に陥った場合でも、もう一方のＣＰＵを用いて情報通信処理を行うことを可能とする通信端末装置を提供する。 - 特許庁

To provide a paper sheet processing device preventing take-in/out of a paper sheet by transmitting ticket kind information together with the conveyance destination information of the paper sheet when the size of the device is increased and conveyance is monitored by a plurality of CPUs.例文帳に追加

装置が大型し、複数のＣＰＵによって搬送監視を行う場合、紙葉類の搬送先情報と共に券種情報を送信することにより紙葉類の入り繰りを防止可能な紙葉類処理装置を提供する。 - 特許庁

To provide a multi-CPU system capable of increasing the using efficiency of a memory in which control programs to be executed by each of a plurality of CPUs are stored.例文帳に追加

複数のＣＰＵによって夫々実行される制御プログラムを格納するメモリの使用効率をより高めることができるマルチＣＰＵシステムを提供する。 - 特許庁

To provide a circuit in which a memory for program storage and a port for loading are connected, a plurality of CPUs are operated and the program of each CPU can be loaded into a RAM in a short time.例文帳に追加

プログラムの保存用メモリとロード用のポートを１つにしてしかも各ＣＰＵのプログラムをＲＡＭに短時間でロードできる複数のＣＰＵを作動させる回路を提供する。 - 特許庁

To provide a shared memory type information processing system constituted of a multiprocessors (plural CPUs) that is prevented from being stopped with a fault of a main storage in spite of the small number of hardware elements.例文帳に追加

少ないハードウェア量に関わらず、主記憶の故障で停止しないマルチプロセッサ(複数のCPU)で構成される共有メモリ型情報処理システムを提供する。 - 特許庁

To provide an information processing device capable of setting up a memory address to an arbitrary address of a main storage memory even though an address of an I/O unit is common to each of CPUs in a multi-CPU system.例文帳に追加

マルチCPUシステムにおいて、それぞれのCPUからみたときのI/O装置のアドレスは共通であってメモリアドレスを主記憶メモリの任意のアドレスに設定できる情報処理装置を提供する。 - 特許庁

As a result, at the closing of the power source, the reset signal to the CPU 56 for the main board 31 rises being delayed from the reset signal to the CPUs for other electric component control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

Thus, loads of CPUs concentrated to the HD material recording servers 101, 201 and use band of a transmission line are distributed to the SD material recording servers 102, 202 by recording and copying processes of the HD material with a great amount of data.例文帳に追加

このようにして、データ量の多いＨＤ素材の収録及びコピー処理によりＨＤ素材収録サーバ１０１，２０１に集中するＣＰＵの負荷、伝送路の使用帯域をＳＤ素材収録サーバ１０２，２０２に分散させる。 - 特許庁

To provide a thin heat pipe that is mounted inside an extremely thin enclosure and used for efficiently cooling heat generating electronic components such as CPUs.例文帳に追加

極めて薄型の筐体内に搭載された、ＣＰＵ等の発熱電子部品を効率的に冷却するために使用することができる、薄型ヒートパイプを提供する。 - 特許庁

To provide a bus bridge circuit control method that, even if each of both CPUs accesses the memory of the other at any time, prevents the bus of each CPU from entering a deadlock state.例文帳に追加

双方のＣＰＵが任意のタイミングでそれぞれ自由に相手側のメモリにアクセスしても、お互いの有する固有のバスが、デッドロック状態となってしまうことのないバス・ブリッジ回路の制御方法を提供する。 - 特許庁

To provide a fault tolerant computer and a transaction synchronous control method, for automatically recovering synchronization between processors, in the event of out-of-step of a transaction of synchronous CPUs, without causing degeneracy of a processor.例文帳に追加

同期ＣＰＵのトランザクションに同期外れが発生したときに、プロセッサの縮退を引き起こすことなく自動的にプロセッサ間の同期を取り戻すフォールトトレラントコンピュータ、トランザクション同期化方法を提供する。 - 特許庁

To provide a wireless communication terminal and a wireless communication method, capable of being efficiently synchronized with a base station even if including a plurality of CPUs for communication.例文帳に追加

複数の通信用ＣＰＵを有する場合でも、基地局との効率よい同期を行うことができる無線通信端末及び無線通信方法を提供する。 - 特許庁

The RAM clearance information is continued until the operation of a RAM clearance release switch is operated and the output of an information end signal to each of the subsidiary CPUs is performed by a main CPU (Step S7 and S8).例文帳に追加

そして、ＲＡＭクリア報知の報知状態は、ＲＡＭクリア解除スイッチが操作されて、メインＣＰＵが前記各サブＣＰＵに対して報知終了信号を出力するまでの間、継続して行われる（ステップＳ７，Ｓ８）。 - 特許庁

When the values stored in the counters for the continuous frequency of the ordinary varying exceed a specified value, the CPUs of the respective boards execute the processing of altering tables for determining advance notice performances as set to be used.例文帳に追加

そして、通常変動連続回数カウンタの格納値が所定数を超える値となると、各基板のＣＰＵは、使用テーブルとして設定されている予告演出決定用テーブルを変更する処理を実行する。 - 特許庁

This printer, which is equipped with the plurality of CPUs and which can process PDL data, performs control for switching the CPU, to which PDL data rendering processing is to be allocated, depending on a desired processing capacity.例文帳に追加

複数のＣＰＵを搭載するＰＤＬデータ処理可能なプリンタ装置において、求められる処理能力に応じてＰＤＬデータの描画処理を割り当てるＣＰＵを切り替える制御を行う。 - 特許庁

To provide a program rewriting process device that enables even a device with a plurality of CPUs to rewrite the operation program of each CPU by means of a single external memory by adding a simple configuration.例文帳に追加

簡単な構成を付け足すことにより、複数のＣＰＵを備えた機器であっても、各ＣＰＵの動作プログラムを、単一の外部メモリにより書き換えることができるプログラム書換処理装置を提供すること。 - 特許庁

To shorten the time to be required from the applicatin of a power source to the ready condition in electronic equipment, camera and control methods controlled by a plurality of CPUs.例文帳に追加

本発明の課題は、複数のＣＰＵにより制御される電子機器、カメラ、及び制御方法において、電源が投入されてから使用可能な状態に至るまでに要する時間を短縮化することである。 - 特許庁

By this, data exchange between the data processing units can be made asynchronously without collaborative control of the CPUs of the data processing units to simplify data exchange control between the units.例文帳に追加

これにより、データ処理ユニット間のデータ交換を、それぞれのデータ処理ユニットのＣＰＵ同士を協調制御することなく、非同期で行うことが可能となり、各ユニット間のデータ交換の制御が簡略化できる。 - 特許庁

To provide an apparatus for evaluating the response characteristics of PLL circuits, such as accelerated CPUs, MPUs, memories or the like which can evaluate the characteristics with a high reliability, by correctly measuring the characteristics.例文帳に追加

高速化されたＣＰＵ、ＭＰＵ、メモリ等のＰＬＬ回路の応答特性を正確に測定し、高い信頼性で評価することができるＰＬＬ回路の応答特性評価装置を提供する。 - 特許庁

Consequently, when the power source is turned on, a reset signal to the CPU of the main substrate is started later than that to the CPUs of the other electric part controlling substrates.例文帳に追加

従って、電源投入時に、主基板のＣＰＵに対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

A hard latch circuit 30 is provided independently of the CPUs 11, 21 and keeps a condition that electric power is always supplied from a constant voltage power source and signal input is carried out.例文帳に追加

ハードラッチ回路３０は、各ＣＰＵ１１，２１とは独立して設けられ、定電圧電源より常時給電されて信号入力された状態を保持する。 - 特許庁

The device 2 is connected to the CPUs 4 and 5 through the bus 3 in the computer 1 and is connected to an inter-host connecting device 7 for a host computer 6.例文帳に追加

ホスト間接続装置2は、ホストコンピュータ1内では共通バス3を通しCPU4とCPU5に接続され、ホストコンピュータ6に対してホストコンピュータ6内のホスト間接続装置7と接続されている。 - 特許庁

To improve operability for failure recovery after replacement of a failed control board even if the control board having a common RAM allowing a plurality of CPUs to perform common access fails.例文帳に追加

複数のＣＰＵが共通にアクセス可能な共通ＲＡＭを有する制御基板が故障したとしても、当該故障した制御基板を交換後において、故障復旧のための操作性を向上する。 - 特許庁

To provide a semiconductor device allowing use in a power-saving state with small overhead, in a processor system wherein a plurality of CPUs are integrated.例文帳に追加

複数のＣＰＵを集積するプロセッサシステムにおいて、オーバヘッドが少なく省電力状態を使用することができる半導体装置を提供する。 - 特許庁

To reduce the waiting time when processing a plurality of CPU for control orreduce useless communication as much as possible in an image forming device which a plurality of CPUs control by communicating each other.例文帳に追加

複数の制御用ＣＰＵが互いに通信を行って制御する画像形成装置において、複数の制御用ＣＰＵの処理の待ち時間や通信の無駄を極力、減らす。 - 特許庁

Each of the CPUs identifies to which stage of startup stages it has proceeded when started up, and writes the identified startup stage into the memory device connected to the other CPU as startup information.例文帳に追加

ＣＰＵの各々には、自己が起動された際、起動段階のいずれの段階まで進んだかについて特定して、特定された起動段階を起動情報として、別のＣＰＵに接続されたメモリデバイスに書き込む。 - 特許庁

Thereby, the ECU1 for VGRS can execute operation processing in one micro computer 22 by the first and second CPUs 27, 28 in parallel and can compare the respective operation results.例文帳に追加

これにより、ＶＧＲＳ用ＥＣＵ１は、１個のマイコン２２内で第１、第２ＣＰＵ２７、２８により演算処理を並行して実行し、各々の演算結果を比較することができる。 - 特許庁

To provide a controller system by which a parallel bus is constantly used in active CPUs and a failed CPU is replaced and maintained while continuing control by activating a system.例文帳に追加

本発明は、稼働ＣＰＵ間にて常時パラレルバスが使用でき、またシステムを稼動させて制御を継続させたまま故障したＣＰＵを交換保守することが可能なコントローラシステムを提供することを課題とする。 - 特許庁

The CPU 10 combines the results of the primary determination of both CPUs, makes final determination on the switching state, performs failure diagnoses, and controls an object 30 to be controlled.例文帳に追加

ＣＰＵ１０は、両方のＣＰＵにおける第１次の判定の結果を組み合わせて、最終的なスイッチ状態の判定と故障診断を行い、制御対象３０を制御する。 - 特許庁

At the closing of the power source, a reset IC 651 shifts outputs to a low level, and then, to a high level only for a specified time to get ready for the operating of CPUs in individual electric component control boards.例文帳に追加

電源投入時に、リセットＩＣ６５１は、所定時間だけ出力をローレベルにしたあと出力をハイレベルにして各電気部品制御基板におけるＣＰＵを動作可能状態とする。 - 特許庁