「cpus」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This mutual monitoring between CPUs allows abnormality detection when abnormality occurs on either of the first or second CPU or its connection parts, lowering a risk that abnormality detection of the CPUs may not be performed.例文帳に追加

そのため、ＣＰＵ同士の相互監視であればどちらかのＣＰＵまたはその接続部品に異常が発生した場合に異常検知が可能であり、ＣＰＵの異常検知ができない状態に陥る危険性は低い。 - 特許庁

To reduce a circuit scale of each bridge connecting a CPU and a peripheral device to a network, in a system wherein the CPUs and the peripheral devices are distributively connected to the network to share the peripheral devices between the plurality of CPUs.例文帳に追加

周辺装置を複数のCPU間で共有するためにCPUと周辺装置を分散してネットワークに接続したシステムにおいて、CPUや周辺装置をネットワークに接続するブリッジの回路規模を削減する。 - 特許庁

Besides, the master CPU is configured to supply to each of the sub-master CPUs and each of the slave CPUs, power of 5V in the power saving mode, and power of 24V in a normal mode.例文帳に追加

また、マスタＣＰＵは、各サブマスタＣＰＵ及び各スレーブＣＰＵに対して、省電力モードにおいて５Ｖ電源を供給し、通常モードにおいて２４Ｖ電源を供給する。 - 特許庁

When there is a group whose number of allocated CPUs is equal to the available number of CPUs, the control part 21 starts the calculation processing of the group which has been first put in a waiting state among the groups.例文帳に追加

割当ＣＰＵ数が使用可能ＣＰＵ数に等しいグループがある場合、制御部２１は、このグループの中で最初に待機状態となったグループの計量処理を開始する。 - 特許庁

To provide an image forming apparatus which reduces errors of respective A/D converters due to a difference of reference potential in a plurality of CPUs without increasing cost in distributed control using the plurality of CPUs.例文帳に追加

複数のＣＰＵを用いた分散制御において、コスト増加を招くことなく、各ＣＰＵにおける基準電位の差による各Ａ／Ｄ変換器の誤差を低減する画像形成装置を提供する。 - 特許庁

A plurality of run queues #0-#2 (9-11) are disposed in correspondence to a plurality of CPUs #0-#2 (1-3) respectively, and queuing applications assigned to the plurality of CPUs #0-#2 (1-3) respectively are registered.例文帳に追加

複数のランキュー＃０〜＃２（９〜１１）は、複数のＣＰＵ＃０〜＃２（１〜３）のそれぞれに対応して設けられ、複数のＣＰＵ＃０〜＃２（１〜３）のそれぞれに割当てられた実行待ちアプリケーションが登録される。 - 特許庁

To solve a problem wherein when a plurality of management CPUs are mounted on a PLC (programmable logic controller) system, data exchange between CPUs, sharing of PLC common system definitions between all modules etc. cannot be performed.例文帳に追加

ＰＬＣシステムに管理用ＣＰＵを複数枚実装すると、複数のＣＰＵ間でのデータ交換や、全てのモジュール間でのＰＬＣ共通のシステム定義の共有などができない。 - 特許庁

The mobile phone 200 includes the two CPUs 201, 206 and one ROM 207, and adopts a configuration where one of the ROMs to be originally arranged in the mobile phone having the two CPUs is lacked.例文帳に追加

携帯電話機２００は、２つのＣＰＵ２０１，２０６と１つのＲＯＭ２０７とを含み、２ＣＰＵ構成の携帯電話機が本来備えるＲＯＭのうちの一方をなくした構成を採用する。 - 特許庁

To ensure that even low-resolution CPUs offer flow rate control of fluid of an equivalent precision as by high-resolution CPUs.例文帳に追加

ソレノイドバルブ駆動制御装置に関し、低分解能のＣＰＵによっても高分解能のＣＰＵと同等の精度による流体の流量制御を可能にする。 - 特許庁

The main control CPU 20 governs the whole by connecting it to each of the leg control CPUs 21-24 by a communication line of an optical fiber cable etc., and each of the leg control CPUs 21-24 respectively controls the connecting part of its own arm and the operating tool 2.例文帳に追加

主制御用ＣＰＵ２０は各脚制御用ＣＰＵ２１〜２４とは光ファイバーケーブル等の通信ラインで接続し全体を統括し、各脚のＣＰＵ２１〜２４は、それぞれ自己のアームの連結部と操作具２とを制御する。 - 特許庁

In the second resource region, jobs are executed by unused CPUs borrowed from the first resource region in the case that there are the unused CPUs which are not used in the first resource region.例文帳に追加

第二の資源領域においては、第一の資源領域で使用されていない未使用のＣＰＵがあった場合に、未使用のＣＰＵを第一の資源領域から借りて、ジョブの実行を行う。 - 特許庁

To easily and continuously write a program in a plurality of storing parts controlled by CPUs different from each other in an information processor having a plurality of CPUs and storing parts.例文帳に追加

複数のＣＰＵおよび記憶部を有する情報処理装置において、互いに異なるＣＰＵに制御される複数の記憶部にプログラムを、容易に、連続して書き込むことができるようにする。 - 特許庁

The respective PBXs 1 to 3 are composed of CPUs 11 to 31 for switching control and communication means 12 to 32 which allow the service memories 13 to 33 to store route selection data, etc., and the CPUs 11 to 31 to communicate with each other.例文帳に追加

各ＰＢＸ１〜３は、交換制御用ＣＰＵ１１〜３１、ルート選択データ等を格納するサービス情報メモリ１３〜３３および各ＣＰＵ１１〜３１間で通信する通信手段１２〜３２より構成される。 - 特許庁

One of the CPUs and one of the FPGAs carry out wireless communication, and the other of the CPUs and the other of the FPGAs are used for connection to a different wireless communication system, thereby the communication continuously and rapidly is changed.例文帳に追加

それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行い、高速かつ連続的に通信の切り替えを可能にする。 - 特許庁

Each of image correction CPUs 67, 68 and 69 calculates a final correction amount on the basis of the load fluctuation amount obtained by the CPU and the load fluctuation amounts obtained by the CPUs for the other colors.例文帳に追加

さらに、各画像補正用ＣＰＵ６７，６８，６９は、各々が求めた負荷変動量と、他の色用のＣＰＵが求めた負荷変動量とを元に、最終的な補正量を算出する。 - 特許庁

CPUs 30 and 40 are connected to such network 60 as the Ethernet (R) via connection lines 50a and 50b, respectively, The CPUs 30 (40) comprise system control sections 32 (42), MAC address/IP address control sections 33 (43), and MAC address/IP address setting sections 34 (44).例文帳に追加

ＣＰＵ３０（４０）は、系制御部３２（４２）、ＭＡＣアドレス／ＩＰアドレス制御部３３（４３）およびＭＡＣアドレス／ＩＰアドレス設定部３４（４４）を有する。 - 特許庁

To provide an LSI composed of two CPUs allowing the two CPUs to be booted in turning on power, and applicable to an elevator to constitute a highly reliable control system.例文帳に追加

２ＣＰＵ構成ＬＳＩにおいて、電源投入時、２ＣＰＵが支障なくブートでき、エレベータに適用して信頼性の高い制御システムを構成すること。 - 特許庁

This game device is provided with CPUs 42 and 52 for controlling the input/output of the external storage device, the CPU 31 for serially communicating with the CPUs 42 and 52 by an optional communication protocol and the CPU 22 for detecting the state of the external storage device.例文帳に追加

外部記憶装置の入出力を制御するＣＰＵ４２，５２と、ＣＰＵ４２，５２と任意の通信プロトコルでシリアル通信するＣＰＵ３１と、外部記憶装置の状態を検知するＣＰＵ２２を具備する。 - 特許庁

The CPUs 18a and 18b obtain the latent arithmetic values of the opposite CPUs through receiving buffers 22a and 22b and compares the arithmetic values with the latest three arithmetic values.例文帳に追加

ＣＰＵ１８ａ、１８ｂは、受信バッファ２２ａ、２２ｂを介して相手側ＣＰＵの最新の演算値を取得し、該演算値を最新の３回分の自己演算値と比較する。 - 特許庁

The memory control device (701) is connected with multiple control CPUs and a communal ROM (702) that stores data utilized by the multiple control CPUs.例文帳に追加

本発明は、複数の制御ＣＰＵと該複数の制御ＣＰＵによって利用されるデータを格納する共有ＲＯＭ（７０２）とに接続されるメモリ制御装置（７０１）である。 - 特許庁

In the electronic control device provided with two CPUs when data request (monitor request address) is transmitted in procedure from an external device (1), all the data requests are received by the first CPU and memorized by both the CPUs (2, 3).例文帳に追加

２つのＣＰＵを備えた電子制御装置において、外部装置からデータ要求（モニタ要求アドレス）が順次送信されると（１）、その全てのデータ要求が第１ＣＰＵに受信されて、両ＣＰＵで記憶される（２，３）。 - 特許庁

To provide a serial data communicating method with multiple slave CPUs which saves input/output ports of a CPU and enables many slave CPUs to be connected.例文帳に追加

ＣＰＵの入出力ポートを節約し、多くのスレーブＣＰＵを接続可能にする複数のスレーブＣＰＵを有するシリアルデータ通信方法を提供すること。 - 特許庁

To provide a runaway protection system by a plurality of CPUs for continuing operation of a control system with high safety and high reliability even when a master CPU runs away in a programmable controller which is controlled by a plurality of the CPUs.例文帳に追加

複数のＣＰＵにより制御されるプログラマブルコントローラにおいて、マスタＣＰＵが暴走しても、制御システムの運転を高安全、高信頼にて継続できる、複数ＣＰＵによる暴走保護方式を提供する。 - 特許庁

The information processing apparatus 2 includes at least two CPUs which perform processing of programs by input of the programs, an ROM 111 wherein programs corresponding to the CPUs respectively are divided by a prescribed capacity or smaller and are stored, and a Buf RAM control part 110 which distributes programs read out from the ROM 111 so that the programs are output to CPUs corresponding to the program.例文帳に追加

情報処理装置２は、プログラムが入力されることによりプログラムに対する処理を実行する少なくとも二つ以上のCPUと、これらCPUのそれぞれに対応したプログラムが所定の容量以下に分割されて格納されたROM１１１と、ROM１１１から読み出されたプログラムを、このプログラムに対応するCPUに出力されるよう振り分けるBufRAM制御部１１０とを備える。 - 特許庁

The priority arbitration system is provided with: a plurality of CPUs; a plurality of hardware resources to be accessed from the plurality of CPUs; a plurality of crossbars which perform routing between them; and a plurality of routing tables which store latency information showing latency between the plurality of CPUs and the plurality of hardware resources.例文帳に追加

優先調停システムは、複数のＣＰＵと、複数のＣＰＵからアクセスされる複数のハードウエア資源と、それらの間のルーティングを行う複数のクロスバと、複数のＣＰＵの各々と複数のハードウエア資源の各々とのレイテンシを示すレイテンシ情報を格納する複数のルーティングテーブルとを備える。 - 特許庁

The storage apparatus is provided with an arbitration means between the CPUs for realizing transmission of data of both the interfaces, and a means for enabling both the CPUs to confirm input signals, power supply states of the interfaces, and operating situations of the opposing CPU for improvement of synchronism between the CPUs.例文帳に追加

接触式インタフェースおよび非接触式インタフェースのプロトコル制御するＣＰＵをインタフェース毎に設け、両インタフェースのデータの透過を実現するための前記ＣＰＵ間の調停手段と、前記ＣＰＵ間の同期性の向上のため、両ＣＰＵがインタフェースの入力信号と電源状況、対向するＣＰＵの動作状況を確認できる手段を設ける。 - 特許庁

To provide a system and a method for inter-CPU communication for dispensing with simultaneous start of two CPUs, for reducing power consumption, for transferring shared data between the two CPUs by using an inexpensive memory and for reducing costs of a cellular telephone when the shared data is transferred between the two CPUs.例文帳に追加

本発明は、２つのＣＰＵ間で共有データの受け渡しを行う場合に、２つのＣＰＵを同時に起動する必要がなく、消費電流を削減できると共に、安価な汎用メモリの使用して２つのＣＰＵ間で共有データの受け渡しを行うことができ、携帯電話機の値段を安価にすることができるＣＰＵ間通信システムおよびＣＰＵ間通信方法を提供することを課題とする。 - 特許庁

Since data processing progresses stepwise in the printer, parallel processing can be carried out with two CPUs by taking over the processing of data at any one stage, e.g. the intermediate code, among a plurality of CPUs without requiring any communication function among the CPUs or development of an OS for coordination control resulting in the enhancement of processing speed.例文帳に追加

プリンタにおけるデータ処理は段階的に進んでいくので、中間コードなどのいずれかの段階のデータで複数のＣＰＵの間で処理を引き継ぐことにより、ＣＰＵ間の通信機能を設けたり、協調制御用のＯＳを開発することなく、２つのＣＰＵにより並行処理が可能であり、処理速度を高めることができる。 - 特許庁

GPP structure is essentially based on a DSP and a dual port memory, accessible both locally and externally by other CPUs through the VME bus. 例文帳に追加

GPP構造は本質的にはDSPとデュアルポートメモリに基づくものであり、ローカルにもVMEバスを介して他のCPUから外部的にもアクセス可能なものである。 - コンピューター用語辞典

Due to this limitation, Intel added support for 36-bit physical address space access in the Pentium Pro and later line of CPUs. 例文帳に追加

これらのノードは普通のファイルのように見えますが、実際にはプログラムがデバイスにアクセスするのに用いるカーネル内への特別なエントリです。 - FreeBSD

ISBN 0-201-62490-7Intel Corporation publishes documentation on their CPUs, chipsets and standards on their developer web site, usually as PDF files. 例文帳に追加

Intel Corporation は、自社の CPU やチップセットに関する文書を自社の 開発者向け Web サイトで公開しています。 文書のフォーマットは通常 PDF です。 - FreeBSD

A good choice is the number of CPUs in your system plus one, but this guideline isn't always perfect. 例文帳に追加

あなたのシステムのCPU数に1を加えた数を指定するのが賢明ですが、これは目安であり常にそれが最善であるというわけではありません。 - Gentoo Linux

This kernel is built with support for multiple CPUs, but it will boot on single processor machines as well.例文帳に追加

すべてのカーネルは複数のCPUをサポートするように構築されていますが、それらはシングルプロセッサのマシンでも同様に起動するでしょう。 - Gentoo Linux

Q: My workstations have Pentium II CPUs, but my server is compiled with march=athlon-xp, does this work?例文帳に追加

Q:私のワークステーションはCPUにPentiumIIを使っていますが、サーバの方はmarch=athlon-xpでコンパイルしています。 これでも動きますか？ - Gentoo Linux

If you will be compiling your kernel for these CPUs,you must completely remove support for the in-kernel driver as shown: 例文帳に追加

これらのCPUでカーネルをコンパイルするのなら、以下のようにカーネル内部のドライバのサポートを完全に削除しなければなりません。 - Gentoo Linux

If the process specified by pid is not currently running on one of the CPUs specified in mask , 例文帳に追加

pidで指定されたプロセスがmaskで指定された CPU のいずれかで現在実行されていない場合、そのプロセスはmaskで指定された CPU のいずれかに移動される。 - JM

Later CPUs from AMD have gone through improvements such as the implementation of thermal protection functions, and have rarely caused such failure since. 例文帳に追加

その後のAMDのCPUはサーマルプロテクション機能が施されるなど改良が進み、このような事例はほとんど起きていない。 - Wikipedia日英京都関連文書対訳コーパス

When short-distance communication units 1 of other vehicles receive synchronization signals, the CPUs 3 of the other vehicles output synchronization signal to the sound source 5.例文帳に追加

他の車両の近距離無線通信部１が同期信号を受信すると、他の車両のＣＰＵ３が音源５へその同期信号を出力する。 - 特許庁

Data communication between the respective CPUs (14) is performed by the reception and transmission of radio waves through the spaces (10) and (12) of the antennas (6).例文帳に追加

各ＣＰＵ（１４）間のデータのやりとりは、マイクロアンテナ（６）のバス空間（１０）（１２）を介した電波の受発信により行う。 - 特許庁

A BSC includes multiple central processing units (CPUs), with each CPU executing a call-processing application for one or more connections.例文帳に追加

ＢＳＣは、複数の中央処理装置（ＣＰＵ）を含む、各ＣＰＵは１つまたは複数の接続のために呼処理アプリケーションを実行する。 - 特許庁

When any one of CPUs 1a, 1b, 2a, 2b accesses the storage device, the control device informs the CPU of the fault occurrence.例文帳に追加

ＣＰＵ１ａ，１ｂ，２ａ，２ｂの何れかが記憶装置に対してアクセスした場合には、制御装置がそのＣＰＵに対して故障が発生した旨を通知する。 - 特許庁

To obtain a semiconductor integrated circuit device where the whole circuit including plural data pass circuits and plural CPUs is regarded as a synchronizing circuit.例文帳に追加

データパス回路及びＣＰＵが複数存在する回路全体を同期回路として取り扱うことができる半導体集積回路装置を提供する。 - 特許庁

The vehicle control ECU of each of the vehicles within a vehicle convoy for which the plural vehicles are electronically connected is constituted of plural CPUs.例文帳に追加

車両を複数台電子的に連結した車両隊列内の各車両の車両制御ＥＣＵを、複数のＣＰＵにより構成する。 - 特許庁

A sub clock oscillator 10 always supplies a low-speed clock common to the main CPU and the plurality of sub CPUs.例文帳に追加

サブクロック発振器１０は、メインＣＰＵと複数のサブＣＰＵに共通の低速クロックを常時供給する。 - 特許庁

Each of the plurality of Co-CPUs includes a command decoder 22, an ALU 21, and a plurality of selectors 23-36.例文帳に追加

複数のＣｏ−ＣＰＵのそれぞれは、コマンドデコーダ２２と、ＡＬＵ２１と、複数のセレクタ２３〜３６とを含む。 - 特許庁