「cpus」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A photographic printing device 10 comprises: a plurality of decentralized processing units 12 to 16 which have control CPUs individually and performs processes of allocated individual stages; and a main control unit 11 which is connected to those decentralized processing units 12 to 16 through a data bus 21 and supervises the respective decentralized processing units 12 to 16.例文帳に追加

写真プリント装置１０は、個々に制御用ＣＰＵを持ちそれぞれ割り当てられた個別工程の処理を実行する複数の分散処理ユニット１２〜１６と、これら各分散処理ユニット１２〜１６とデータバス２１を介して接続され、各分散処理ユニット１２〜１６を統括的に制御するメインコントロールユニット１１とからなる。 - 特許庁

The software wireless apparatus 1 comprises: a central control signal processing unit 10; a programmable signal processing unit 20; and a wireless communication board 30, while the central control signal processing unit 10 includes a plurality of CPUs 11, 12, and the programmable signal processing unit 20 includes a plurality of EPCA groups 21, 22 respectively.例文帳に追加

中央制御信号処理装置１０及びプログラマブル信号処理装置２０、無線通信ボード３０からソフトウェア無線機１を構成し、中央制御信号処理装置１０には複数のＣＰＵ１１・１２を、プログラマブル信号処理装置２０には複数のＦＰＧＡ群２１・２２をそれぞれ備える。 - 特許庁

To permit the generation of a deadlock, to dissolve the condition of the generation after the generation of the deadlock, to suppress an increase in hardware cost, to easily improve frequency performance, and also to suppress an increase in logic verification cost, in an information processor having a plurality of CPUs.例文帳に追加

複数のＣＰＵを有する情報処理装置に関し、デッドロックの発生を許容し、デッドロックの発生後に、その条件を解消できるようにし、しかも、ハードウエアコストの増加を小さく抑え、周波数性能の向上を図り易く、かつ、論理検証コストの増加も小さく抑えることができるようにする。 - 特許庁

To solve the matter of a digital camera mounting a plurality of CPUs that a long interval is required after turning the digital camera before it is actuated actually, and the matter that a power saving mode is not reset to an original state when power is turned off in power saving mode.例文帳に追加

複数のＣＰＵを搭載したデジタルカメラにおいて、デジタルカメラをＯＮ状態に操作してから実際に起動するまでの期間が長くなってしまう問題や、また、節電モードにおいて、システムの電源をＯＦＦにしてしまうと、節電モードからの復帰において節電モードの前の状態に復帰しないという問題を解決する。 - 特許庁

The apparatuses 1 have network interfaces 12 for translating protocols of signals from the transmission unit 36, CPUs 10 control operation states of electrical equipment coupled to each interface 11a-11d based on control signals transmitted from the transmission unit 36 and transmit monitoring signals indicating the operation states of the electrical equipment to the transmission unit 36.例文帳に追加

信号入出力装置１は、伝送ユニット３６からの信号のプロトコルを変換するネットワークインターフェイス１２を有し、ＣＰＵ１０は、伝送ユニット３６から送信された制御信号に基づいて各インターフェイス１１ａ〜１１ｄに接続された電気機器の動作状態を制御すると共に、その動作状態を示す監視信号を伝送ユニット３６に送信する。 - 特許庁

A start disk shared by two or more central processing units(CPUs) and storing one or more starting programs is prepared and a different starting program is transferred to each CPU in accordance with the application purpose of the CPU to start the CPU so that the operation environment of the CPU can be changed.例文帳に追加

複数の中央処理装置から共有され、一つ以上の起動プログラムが格納されている起動ディスクを用意して、中央処理装置の使用用途に応じて、異なった起動プログラムを中央処理装置に転送して、前記中央処理装置の起動に用いることにより、中央処理装置の稼動環境を変更することができるようにする。 - 特許庁

To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.例文帳に追加

２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁

An extended board 200 is provided with a CPU 201 and an address decoding circuit 202 which are of the same sorts as a CPU 101 and an address decoding circuit 102 mounted on a control board 100 and a signal line 101a or the like capable of selecting which is used of two CPUs or the like at the time of maintenance or fault diagnosis.例文帳に追加

拡張ボード２００は、制御ボード１００上のＣＰＵ１０１やアドレス・デコード回路１０２と同一のＣＰＵ２０１やアドレス・デコード回路２０２を搭載し、メインテナンスや故障診断時には２つのＣＰＵ等の何れを使用するのかを選択できる信号線１０１ａ等を設ける。 - 特許庁

In this single chip microcomputer 41 on which two CPUs 41A and 41B are mounted, the reset of a CPU 42A is released by a power-on reset circuit 33 when power is supplied, and the reset of the other CPU 42B is released through a CPU (B) reset register 44 by means of processing based on the control program of a CPU 42.例文帳に追加

２つのＣＰＵ４１Ａ，４１Ｂが搭載されるシングルチップマイクロコンピュータ４１において、ＣＰＵ４２Ａは電源投入時にパワーオンリセット回路３３によってリセットが解除され、もう１つのＣＰＵ４２Ｂは、ＣＰＵ４２の制御プログラムに基づく処理により、ＣＰＵ（Ｂ）リセットレジスタ４４を介してリセットが解除されるようにした。 - 特許庁

When it is determined that operation of at least either of the first and second CPUs is not normal in Ch-A, output to be fed to an FCU 30 through a switch 120 (a change-over means) is switched to output of a fuel command value computing means in Ch-B from a fuel command value computing means in Ch-A.例文帳に追加

Ｃｈ−Ａにおいて第１、第２のＣＰＵの少なくともいずれかの動作が正常ではないと判断されるとき、スイッチ１２０（切り替え手段）を介してＦＣＵ３０に送出される出力が、Ｃｈ−Ａの燃料指令値演算手段からＣｈ−Ｂの燃料指令値演算手段の出力に切り替えられる。 - 特許庁

In a housing 1, motherboards 3 with CPUs, a heard disk 6, a distribution connector 13, memory slots 5, and a power unit 2 are fitted and for connections with peripheral devices, a monitor signal cable, a keyboard cable, a mouse cable, a DC cable, and an FD cable are put together in a distribution cable 4 and stored, and use between the distribution connector 13 and peripheral devices.例文帳に追加

筐体（１）に複数台のＣＰＵ付きマザーボード（３）、ハードディスク（６）、配信コネクター（１３）とメモリースロット（５）、電源装置（２）を取り付け、周辺機器への接続用は、モニター信号用ケーブル、キーボードケーブル、マウス用ケーブル、ＣＤ用ケーブル、ＦＤ用ケーブルを配信ケーブル内（４）にまとめて収納して、配信コネクター（１３）と周辺機器の間にて使用する。 - 特許庁

The system is provided with: a function information processing part 102 for acquiring another system function information which shows functions supported by a CPU 100A; and a function operation decision part 103 for selecting functions supported by both the CPUs and allowing only the selected functions to operate by using self system function information which shows the functions supported by a self CPU 100B and the acquired other system function information.例文帳に追加

他の中央演算処理装置１００Ａのサポートする機能を示す他系機能情報を取得する機能情報処理部１０２と、自装置１００Ｂのサポートする機能を示す自系機能情報と取得した他系機能情報とを用いて、両中央演算処理装置のサポートする機能を選別し、選別した機能のみを動作可能とする機能動作判別部１０３と、を備える。 - 特許庁

This control device having the two processing systems has a circuit board, a first CPU arranged on the circuit board and receiving a control signal for controlling operation of a first device, a second CPU arranged on the circuit board and receiving a control signal for controlling operation of a second device, and a first communication circuit arranged between these CPUs for communicating between the first CPU and the second CPU.例文帳に追加

２つの処理装置を有する制御装置は、回路基板と、該回路基板に配置され、第１の装置の動作を制御するための制御信号を受信する第１のＣＰＵと、前記回路基板に配置され、第２の装置の動作を制御するための制御信号を受信する第２のＣＰＵと、前記第１のＣＰＵと前記第２のＣＰＵの間で通信を行うためにそれらの間に配置された第１の通信回路とを備えている。 - 特許庁

CPU 10 of a security intercom 4b being the source of the alarm, which is connected to a security sensor detecting abnormality, transmits multiplex transmission signals transmitted to an intercom controller 7 through a multiplex transmission line L11 to CPUs 10 (a plurality of 10) of security intercoms 4a and 4c (except for the source of the alarm).例文帳に追加

異常検出したセキュリティセンサに接続される警報元のセキュリティインターホン４ｂのＣＰＵ１０は、多重伝送線Ｌ１１を介してインターホン制御装置７に送出される多重伝送信号を、（警報元以外の）各セキュリティインターホン４ａ、４ｃ、・・・のＣＰＵ１０（１０、１０、・・・）にそれぞれ伝送させる。 - 特許庁

A CPU updates a CPU candidate table weighted of each CPU based on a load situation of each CPU transmitted from a plurality of the other CPUs and an evaluation value when executing a new execution process, determines an optimum CPU optimum to make the new execution process be executed based on the updated CPU candidate table, and makes the optimum CPU execute processing.例文帳に追加

ＣＰＵが、複数の他のＣＰＵから送信された各ＣＰＵの負荷状況と新規実行プロセスを実行した場合の評価値とを基に各ＣＰＵ毎の重み付けがされたＣＰＵ候補テーブルを更新し、この更新ＣＰＵ候補テーブルを基に前記新規実行プロセスを実行させるのに最も適した最適ＣＰＵを決定し、この最適ＣＰＵに処理を実行させる。 - 特許庁

To conduct a cache tag test by designating nodes without acquiring wasteful memory resources, regarding a cache tag test method using an operating system in a system having a plurality of nodes including CPUs with cache tags and memory and having crossbars for interconnecting the plurality of nodes.例文帳に追加

本発明はキャッシュタグを持つＣＰＵとメモリとを含むノードが複数個と，前記複数のノードを相互に接続するクロスバーを備えたシステムにおけるオペレーティングシステムによるキャッシュタグ試験方式に関し，無駄なメモリ資源の獲得をすることなく且つノードを指定してキャッシュタグ試験を実施することを目的とする。 - 特許庁

Each of CPUs 13, 15, 17 encrypts a plain text code which is the object of encryption, by using a chaos block encryption and transmits the encrypted code, using a chaos stream encryption via a communication line 19, decodes the received encryption code through synchronization by using the chaos stream encryption and acquires the original plain text code by decoding the code using the chaos block encryption.例文帳に追加

複数のＣＰＵ１３，１５，１７の各々は、秘匿対象となる平文コードを、カオス・ブロック暗号を用いて暗号化したあと、カオス・ストリーム暗号を用いて暗号化した暗号コードを通信線１９を介して送信する一方、受信した暗号コードを、前記カオス・ストリーム暗号を用いて同期復元したあと、前記カオス・ブロック暗号を用いて復元したもとの平文コードを取得する。 - 特許庁

In the communication terminals 1a, 1b, 1c, ..., when recognizing the command of a start bit within a frame configuring receive data signals S1 as the impulse noise of a prescribed time width, terminal CPUs 10a, 10b, 10c, ... in the reception state abandon the command and shift to the transmission state before the transmission standby time elapses.例文帳に追加

通信端末１ａ、１ｂ、１ｃ、・・・において、受信状態の端末ＣＰＵ１０ａ、１０ｂ、１０ｃ、・・・は、受信したデータ信号Ｓ1を構成するフレーム内のスタートビットのコマンドを所定時間幅のインパルス性雑音と認識したとき、このコマンドを破棄して送信待機時間の経過前に送信状態へと遷移する。 - 特許庁

When it is detected that an uncorrectable fault exists in a tag index result indexed from the tag memory by the lower address of a transaction, a coherency control part 107 instructs respective CPUs 11 to sweep out all data whose lower address coincides with the lower address used for tag index to a main storage device 14.例文帳に追加

トランザクションの下位アドレスによってタグメモリから索引されたタグ索引結果に訂正不可能障害があることが検出されると、コヒーレンシ制御部107は、各CPU11に対して、キャッシュ15に格納されているデータの内の、下位アドレスがタグ索引時に用いられた下位アドレスと一致する全てのデータを主記憶装置14に掃き出すことを指示する。 - 特許庁

CPUs 101 and 201 control the equipment so as to switch a state where the communication board 200 receives the header part of a transmitted picture as character data from a controller board 100 and a state where the communication board 200 receives the header part of the transmitted picture as picture data from the controller board 100, corresponding to the resolution of the transmitted picture.例文帳に追加

ＣＰＵ１０１，２０１は、通信ボード２００が送信画像のヘッダ部をコントローラボード１００から文字データとして受け取り、通信ボード２００が送信画像のヘッダ部をコントローラボード１００から画像データとして受け取り、送信画像の解像度によって切り替えるように制御する。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁

The safety controller comprises first and second CPUs 17 and 18 as control parts for controlling safety outputs to safety output control objects such as magnet contactors and an internal safety output for logical connection to another safety controller, according to safety inputs from an input device such as a safety door switch and an internal safety input for logical connection from another safety controller, and gives semiconductor outputs as the plurality of safety outputs and internal safety output.例文帳に追加

セーフティドアスイッチなどの入力機器からの安全入力および他のセーフティコントローラからの論理接続用の内部安全入力に基づいて、マグネットコンタクタなどの安全出力制御対象に対する安全出力および他のセーフティコントローラに対する論理接続用の内部安全出力を制御する制御部としての第１，第２のＣＰＵ１７，１８を備え、複数の前記安全出力および内部安全出力として半導体出力を与えるようにしている。 - 特許庁

In the printer 21 of an imaging system including printers 21 and 31 having a means for connecting with a LAN 1 by starting an image processing program installed in hard discs 22 and 32 through CPUs 24 and 34, a restoration program is transferred from the printer 31 connected with the LAN 1 when an extension program installed in the hard disc 22 cannot be started thus restoring the extension program.例文帳に追加

ハードディスク２２，３２にインストールされた画像処理プログラムをＣＰＵ２４，３４により起動し、ＬＡＮ１に接続する手段を備えた印刷装置２１，３１を有する画像形成システムの印刷装置２１において、そのハードディスク２２にインストールされた拡張プログラムが起動不能になったときに、ＬＡＮ１に接続されている印刷装置３１から復元用プログラムを転送し、起動不能になった拡張プログラムを復元する。 - 特許庁