「cpus」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

CPUs 20, 30 transmit measured values by the biosensors 29, 35 to a server device 4, and inquires histories of the measured values to the server device 4.例文帳に追加

そのＣＰＵ２０，３０は、サーバ装置４に対して、生体センサ２９，３５による測定値をサーバ装置４へ送信したり、測定値の履歴を問い合わせる。 - 特許庁

A chip 1 comprises CPUs 7_0 and 7_1, debug execution parts 8_0 and 8_1, TAP controllers 9_0 and 9_1, a selection circuit 10 and a terminal group including terminals 2 to 6.例文帳に追加

チップ１は、ＣＰＵ７_０，７_１と、デバッグ実行部８_０，８_１と、ＴＡＰコントローラ９_０，９_１と、選択回路１０と、端子２〜６を含む一組の端子群とを備えている。 - 特許庁

Similar processing is executed also in a case that another CPU accesses the storage device, so that the setting of the working system is completed when all the CPUs execute accesses.例文帳に追加

同様の処理は、他のＣＰＵが記憶装置にアクセスした場合にも実行され、その結果、全てのＣＰＵがアクセスを行った時点で、現用系の設定が完了することになる。 - 特許庁

In an analyzing process, the electromagnetic analysis and the circuit analysis of the respective cells are performed through parallel processing by the CPUs (1)-(3), based on the assignment in the assigning process.例文帳に追加

解析工程では、割当工程による割り当てに基づいて、ＣＰＵ（１）〜ＣＰＵ（３）の並列処理による各セルの電磁界解析および回路解析を実行する。 - 特許庁

To enhance a transfer speed when data is transferred between a host CPU and a card CPU using an external bus for connecting the host CPU to card CPUs provided in a plurality of cards.例文帳に追加

ホストＣＰＵと複数のカードに備えられるカードＣＰＵとの間を接続する外部バスを用いてホストＣＰＵとカードＣＰＵとの間でデータの転送を行うときに、転送速度を高速化することを目的とする。 - 特許庁

To provide a technique for performing an exclusive control process related to the acquisition of a semaphore without trouble when accessing the same target from a plurality of CPUs.例文帳に追加

複数のＣＰＵでもって同一のアクセス対象に対してアクセスを行う場合に、不具合なくセマフォの獲得に係る排他制御処理を行う為の技術を提供すること。 - 特許庁

To solve a problem of increase in power consumption in a data bus between CPUs or the like in a multi-core semiconductor device, in which power consumption in a single CPU is reduced.例文帳に追加

マルチコア方式の半導体装置では、ＣＰＵ単体の消費電力は低減されるが、ＣＰＵ−ＣＰＵ間などのデータ・バスにおける消費電力が増大する。 - 特許庁

To provide a two-way communication system capable of speeding up an operation accompanied with photographing or reproduction processing in a camera circuit by configuring communication between a plurality of CPUs in a camera to be able to start from the both CPU sides.例文帳に追加

カメラ内の複数のＣＰＵ間の通信をいずれ側からも通信開始できるように構成することにより、カメラ回路内の撮影や再生処理などに伴う動作を高速化できる双方向通信方式を提供する。 - 特許庁

At this point, a CPU 111 inquires of the CPUs 121, 131, and 141 of other line cards, 120, 130, and 140 whether they have learnt the MAC addresses or not.例文帳に追加

このときＣＰＵ１１１は、他のラインカード１２０，１３０，１４０のＣＰＵ１２１，１３１，１４１に対して、当該ＭＡＣアドレスをすでに学習していないか問い合わせる。 - 特許庁

At this time, the respective CPUs 10, 20 renew the various types of control data by an individually set renewed cycle to store data renewed information corresponding to the renewed cycle at every renewal time.例文帳に追加

このとき、各ＣＰＵ１０，２０は、個別に設定された更新周期で各種制御データを更新し、その更新の都度、その時々の更新周期に対応するデータ更新情報を記憶する。 - 特許庁

The PC 16 reads out the stored data, runs the same control program as the control programs of the respective CPUs, performs floating point arithmetic and writes the arithmetic result in the DPRAMs 14a-14d.例文帳に追加

パソコン１６は、格納されたデータを読み出し、各ＣＰＵの制御プログラムと同一の制御プログラムを実行し、浮動小数点演算を行ってその演算結果をＤＰＲＡＭ１４ａ〜１４ｄに書き込む。 - 特許庁

A first bus, that is, the memory bus AHB 300 comprises CPUs 301 and 306 and a DMA 303 serving as bus masters and an external memory control device 302 and internal memories 307 and 308 serving as slaves.例文帳に追加

第１バス、すなわちメモリバスＡＨＢ３００は、バスマスタとしてのＣＰＵ３０１、３０６およびＤＭＡ３０３と、スレーブとしての外部メモリ制御装置３０２および内部メモリ３０７、３０８と、を含む。 - 特許庁

The invented TLB2 configuration includes a plurality of small arrays dedicated for a specific CPU, thus providing an interface for a main array shared among CPUs.例文帳に追加

本発明のＴＬＢ２構成は、特定のＣＰＵに専用の複数の小アレイを含み、これがＣＰＵ間で共用される主アレイとのインタフェースを提供する。 - 特許庁

Multiplexer circuits are further provided to control addresses of areas for data write and data read by both CPUs according to the write area selection signal, write flag and read flag.例文帳に追加

書き込みエリア選択信号、書き込み中フラグおよび読み出し中フラグを基に、両ＣＰＵによるデータ書き込みおよびデータ読み出しを行うエリアのアドレスを制御するマルチプレクサ回路を設けることも含む。 - 特許庁

To provide a data processing device which executes high-speed data exchange between data processing units equipped with CPUs and simplifies a data exchange program.例文帳に追加

ＣＰＵを備えたデータ処理ユニット間のデータ交換を高速で行えると共に、データ交換に関連するプログラムを簡略化できるデータ処理装置を提供する。 - 特許庁

To achieve branching and subroutine branching by minimizing an increase in logical/physical scales, maintaining compatibility with existing CPUs, and determining the state of the bits of data at an arbitrary address in a memory.例文帳に追加

論理的・物理的規模の増大を最小限とし、既存のＣＰＵと互換性を維持しつつ、メモリ上の任意のアドレスのデータのビットの状態を判定して、分岐及びサブルーチン分岐を可能にする。 - 特許庁

To properly control access from each CPU to a recording medium in a navigation system including a plurality of CPUs and a plurality of recording media like a hard disk.例文帳に追加

複数のＣＰＵとハードディスクなどの記録媒体を有するナビゲーション装置において、各ＣＰＵから記録媒体へのアクセスを適切に制御する。 - 特許庁

Control programs to be executed by each of CPUs 2 and 3 in a microcomputer 1 are stored in a batch in a memory arranged on a shared bus 6.例文帳に追加

マイクロコンピュータ１におけるＣＰＵ２，３によって夫々実行される制御プログラムを、共用バス６上に配置されるメモリ４に一括して記憶させる。 - 特許庁

To make processing more efficient by adapting to a difference between data processing burdens, imposed by input data, in a printer which is equipped with a plurality of CPUs, and which can print printing data described in a page description language (PDL).例文帳に追加

複数のＣＰＵを搭載し、ページ記述言語（ＰＤＬ）で記述された印刷データを印刷可能なプリンタ装置において、入力データによるデータ処理負担の違いに対応し、処理の効率化を図る。 - 特許庁

Here at, from multicore configuration conditions 102 input by the keyboard 103 and the mouse 104, a CPU to be mounted is selected based on a fixed standard when there is a static variable used in common by different CPUs.例文帳に追加

この際、キーボード１０３およびマウス１０４によって入力されるマルチコア構成条件１０２から、異なるＣＰＵで共通使用する静的変数がある場合に、一定の基準によって、実装するＣＰＵを選択する。 - 特許庁

In an assigning process, the plurality of circuit cells corresponding to an LSI 1 to be the analysis unit of the circuit analysis among the respective cells divided by the dividing process are assigned to the same CPU among the CPUs (1)-(3).例文帳に追加

割当工程では、区切り工程によって区切られた各セルのうちの、回路解析の解析単位となるＬＳＩ１に対応する複数の回路セルを、ＣＰＵ（１）〜ＣＰＵ（３）のうちの同一のＣＰＵに割り当てる。 - 特許庁

When the control right of a plurality of real CPUs is returned to the virtual machine monitor 1 from the virtual machine, the instruction of an instruction address in a range determined based on the instruction address of the instruction executed last by the virtual machine is obtained.例文帳に追加

仮想計算機から仮想計算機モニタ１に複数の実ＣＰＵの制御権が戻る場合に、仮想計算機が最後に実行した命令の命令アドレスに基づいて定まる範囲の命令アドレスの命令が取得される。 - 特許庁

The individual CPUs getting ready to operate execute main processing and execute processing of restoring states when no clear switch signal is received while a backup flag indicates the availability of backup.例文帳に追加

動作可能状態となった各ＣＰＵは、メイン処理を実行し、クリアスイッチ信号を受信せず、かつバックアップフラグがバックアップありを示していた場合には、状態復旧処理を実行する。 - 特許庁

Additionally, because accelerators generally do not access the same data as CPUs, only initial read, write, and synchronization operations may be transmitted to other nodes.例文帳に追加

加えて、アクセラレータは一般的にＣＰＵと同じデータにはアクセスしないため、最初の読み出し、書き込み、および同期の操作のみを他のノードに送信できる。 - 特許庁

To provide an IP packet transmission system in which data which are not made into IP packet are transmitted between CPUs of a terminal and an IP converter without delay and no influence is exerted upon system control, either.例文帳に追加

端末とＩＰ変換器とのＣＰＵ間で行うＩＰパケット化前データを遅くすることなく伝送し、かつシステム制御への影響もあたえないＩＰパケット伝送システムを提供すること。 - 特許庁

To provide a control device which distribute the load of initializing external resources to CPUs so as to equalize the load even if a plurality of external resources which require time for initialization processing are mounted.例文帳に追加

初期化処理に時間を要する外部リソースが複数搭載されている場合であっても、外部リソースに対する初期化処理の負荷が略同一になるように各ＣＰＵで分散して実行可能な制御装置を提供する。 - 特許庁

The selection circuits 22-1 and 22-2 select the addition results from the address offset addition circuits 21-1 and 21-2 or the addresses output from the CPUs 20-1 and 20-2, respectively, and feed them to the memory 10.例文帳に追加

すると、選択回路２２−１，２２−２は、各アドレスオフセット加算回路２１−１，２１−２の加算結果と各ＣＰＵ２０−１，２０−２から出力されるアドレスとをそれぞれ選択してメモリ１０に与える。 - 特許庁

Counters 94 and 96 inside both CPUs 12 and 14 count up from 0 by the inputted sampling clock and an instructed operation is executed corresponding to the count value.例文帳に追加

両ＣＰＵ１２，１４内のカウンタ９４，９６は入力されるサンプリングクロックによって０からカウントアップし、該カウント値に応じて、指示された動作を実行する。 - 特許庁

To provide a testing device for an arbitration circuit capable of more easily conducting function tests on the arbitration circuit that arbitrates access by a plurality of CPUs.例文帳に追加

複数のＣＰＵによるアクセスを調停する調停回路の機能テストをより簡単に行なうことができる調停回路のテスト装置を提供する。 - 特許庁

One of a pair of CPUs 12, 13 generates a communication packet including all results of monitoring a plurality of contacts of an emergency stop switch 11, and a single transmission circuit transmits the packet.例文帳に追加

一対のＣＰＵ１２，１３中の１つのＣＰＵが非常停止スイッチ１１の複数接点に関する全モニタ結果を含む通信パケットを生成し、単一の送信回路は送信する。 - 特許庁

The quality of service is controlled by limiting the number of CPUs to be allocated to a server process for executing service in a user process space and packet processing for executing ciphering/deciphering processing.例文帳に追加

本発明は、ユーザプロセス空間において、サービスを行うサーバプロセスとカーネル空間において、暗号復号化処理を行うパケット処理のそれぞれに割り当てるＣＰＵ数を制限して、サービスの品質を制御する。 - 特許庁

A communication module collects data from a plurality of management CPUs into one and transmits it to a communication module of a programmable controller of a counterpart after developing received data in its own virtual global memory.例文帳に追加

通信モジュールは、受信データを自己の仮想グローバルメモリに展開した後に、複数の管理用ＣＰＵからのデータを１つにまとめて相手側のプログラマブルコントローラの通信モジュールに送信する。 - 特許庁

To provide a debug function that operates even when a system clock runs at high speed without making a circuit configuration complicated in a semiconductor integrated circuit device including a plurality of CPUs.例文帳に追加

複数のＣＰＵを備えた半導体集積回路装置において、回路構成を複雑にせずにシステムクロックが高速になっても動作するデバッグ機能を提供する。 - 特許庁

An instruction associated with a prescribed CPU out of instructions processed in the CPUs is executed in the space 52 not taking the cache coherency associated with the prescribed CPU.例文帳に追加

ＣＰＵにおいて処理される命令のうち所定のＣＰＵと関連づけられた命令は、当該所定のＣＰＵと関連づけられたキャッシュコヒーレンシを取らない空間５２において実行される。 - 特許庁

When the program to be newly executed is successfully written in one of the first and second program areas, a program execution unit comprising CPUs 12b and 15a executes the program stored in the one of the program areas.例文帳に追加

ＣＰＵ１２ｂ，１５ａから成るプログラム実行部は、第１及び第２プログラム領域の一方に対する、新たに実行すべきプログラムの書き込みが成功した場合には、その後、当該一方が記憶するプログラムを実行する。 - 特許庁

To share a nonvolatile memory with two CPUs, and to adjust access from the two CPU to the nonvolatile memory with a simple circuit, in an image forming device.例文帳に追加

画像形成装置において、不揮発性メモリを２つのＣＰＵで共有させると共に、２つのＣＰＵから不揮発性メモリへのアクセスを簡単な回路で調整できるようにする。 - 特許庁

To provide a CPU allocation method with which a hypervisor can efficiently utilize physical CPU resource even if the number of logical CPUs increases with the increase of the number of logical partitions(LPAR).例文帳に追加

論理区画（ＬＰＡＲ）数の増加に伴って論理ＣＰＵ数が増加してもハイパバイザが物理ＣＰＵ資源を有効に利用できるＣＰＵ割り当て方式を提供する。 - 特許庁

Thus, the CPUs 11 and 13 output inspection results via the lamp control signal interfaces 23 and 26 that control lighting of lamps 116 and 157 provided on the game machine.例文帳に追加

そして、ＣＰＵ１１、１３は、遊技機に設けられたランプ１１６、１５７の点滅を制御するランプ制御信号用のインターフェイス２３、２６を介して、検査結果を出力する。 - 特許庁

To provide a data processor for allowing a plurality of CPUs to respectively and independently perform communication with the individual functions of a USB (Universal Serial Bus) device through the use of a single communication route.例文帳に追加

複数個のＣＰＵが夫々独立に単一の通信経路を用いてＵＳＢデバイスの別々のファンクションと通信を行うことができるデータ処理装置を提供する。 - 特許庁

To erase multichannel nonvolatile memories without interrupts of other operations with simple control, dispensing with consideration for exclusive control among a plurality of CPUs.例文帳に追加

複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施すること。 - 特許庁

To erase data from nonvolatile memories of a plurality of channels without interruption of other operations or consideration of exclusive control between a plurality of CPUs, by simple control.例文帳に追加

複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施する。 - 特許庁

Thus, at the turn-on of the power source, the reset signal to the CPU 56 of the main board 31 rises being delayed from the reset signals to the CPUs of other electric component control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

The lower controllers 31, 32, etc. incorporate at least CPUs 311, 321, etc. and synchronous control circuits 313, 323, etc., and the respective synchronous control circuits are connected to each other.例文帳に追加

下位制御装置３１，３２，…には、ＣＰＵ３１１，３２１，…と同期制御回路３１３，３２３，…が少なくとも内臓されており、各同期制御回路は相互に接続されている。 - 特許庁

Thus, CPUs on the sub-control boards already have executed game control when the CPU 61 of the main control board 30 starts execution of game control according to programs written in a ROM.例文帳に追加

これにより、主制御基板３０のＣＰＵ６１がＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、サブ制御基板の各ＣＰＵは既に遊技の制御を実行している。 - 特許庁

The device 2 receives an instruction from the CPUs 4 and 5, judges whether or not the instruction has to be issued to the computer 6 and issues the instruction to the computer 6 only when it is needed.例文帳に追加

ホスト間接続装置2は、CPU4とCPU5からの命令を受け、ホストコンピュータ6へ命令の発行が必要か否かを判断し必要な場合のみホストコンピュータ6に命令を発行する。 - 特許庁