1153万例文収録!

「decoder」に関連した英語例文の一覧と使い方(132ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

decoderを含む例文一覧と使い方

該当件数 : 7054



例文

Each ALU (Arithmetic Logic Unit) 34 installed in association with each entry includes an MIMD instruction decoder 74 generating a group of control signals according to an MIMD instruction, an MIMD register 72 storing data designating the MIMD instruction, and an inter-ALU communication circuit 71.例文帳に追加

エントリそれぞれに対応して設けられるALUユニット(34)において、MIMD用命令に従って制御信号群を生成するMIMD用命令デコーダ(74)と、このMIMD命令を指定するデータを格納するMIMD用レジスタ(72)を設けるとともに、ALU間通信回路(71)を設ける。 - 特許庁

This DSP successively reads each routine corresponding to a slot 0 to 39 in an instruction memory 2 under control by an instruction reading control part 3 whenever a timing signal generating part 1 generates a slot timing signal SLT, and executes its interpreting by an instruction decoder 4 and an arithmetic part 5.例文帳に追加

このDSPでは、タイミング信号発生部1によりスロットタイミング信号SLTが発生される毎に、命令読出制御部3による制御の下、命令メモリ2におけるスロット0〜39に対応した各ルーチンが順次読み出され、命令デコータ4および演算部5によりその解釈および実行がなされる。 - 特許庁

A signal reproducing device is provided with a signal processing part 3 for fixedly controlling the output level of reproducing signals from an amplifier 2 based on gain control signals and a decoder 4 for correcting the error of reproducing signal data based on an erasure pointer set by a microcomputer 5 and decoding the data after the error is corrected.例文帳に追加

信号再生装置は、アンプ2からの再生信号の出力レベルをゲイン制御信号に基づいて一定に制御する信号処理部3と、マイクロコンピュータ5により設定されるイレージャポインタに基づいて、再生信号データの誤り訂正をして、誤り訂正された後のデータを復号する復号器4とを有している。 - 特許庁

PERSONAL INFORMATION PROTECTION SYSTEM, ITS SIGNATURE KEY UPDATE METHOD AND PERSONAL INFORMATION COLLECTION METHOD, KEY MANAGEMENT DEVICE AND KEY GENERATION PROGRAM, SIGNATURE KEY GENERATOR AND SIGNATURE KEY GENERATION PROGRAM, PERSONAL INFORMATION MANAGEMENT DEVICE AND PERSONAL INFORMATION COLLECTION PROGRAM, AND CONTENT DECODER AND PERSONAL INFORMATION MANAGEMENT PROGRAM例文帳に追加

個人情報保護システム、その署名鍵更新方法および個人情報収集方法、鍵管理装置および鍵生成プログラム、署名鍵生成装置および署名鍵生成プログラム、個人情報管理装置および個人情報収集プログラム、ならびに、コンテンツ復号化装置および個人情報管理プログラム - 特許庁

例文

This speech tone signal decoder has plural low-pass filters(LPFs) 1, 2 and 5 which have the cut-off frequencies selected by the frequencies of the input signals, an adder 3 which adds the output signals of these LPFs 1, 2 and 5 and a level detector 4 which detects the output level of the adder 3, converts the output level to a digital value and outputs this value.例文帳に追加

入力信号の周波数により選定された遮断周波数を有する複数のロ−パスフィルタ(LPF)1、2、5と、これらLPF1、2、5の出力信号を加算する加算器3と、この加算器3の出力レベルを検出してデジタル値に変換して出力するレベル検出器4とを備える。 - 特許庁


例文

This device is provided with a tuner 2 for receiving digital broadcast waves, a demultiplexer 3 for separating a multiplexed program, a video decoder 4 for decoding HDTV video, an output changeover switch 7 for outputting to either of a CRT 8 or an HDTV monitor 9 of a computer 6, and a USB controller 5 for connecting to the computer 6.例文帳に追加

ディジタル放送を受信するチューナ2と、多重化されたプログラムを分離するデマルチプレクサ3と、HDTV映像をデコードする映像デコーダ4と、コンピュータ6のCRT8とHDTVモニタ9のどちらか一方に出力する出力切替スイッチ7と、コンピュータ6に接続するUSBコントローラ5とを備えるものである。 - 特許庁

In the moving picture encoder, a control section calculates an occupied amount of a video buffer and an audio buffer in a moving picture decoder and controls a multiplexer section so as to decrease the occupied amount of encoded audio data in an audio buffer more than the memory size of the audio buffer by the number of frames of the encoded audio data.例文帳に追加

動画像符号化装置の制御部で動画像復号化装置における映像バッファ及び音声バッファの占有量を演算し、符号化音声データの音声バッファにおける占有量が前記音声バッファのメモリサイズより符号化音声データのフレーム分低くなるように多重部を制御する。 - 特許庁

In the image decoder, an extension means to generate decoded image data with extending coded data irreversibly compressed and a signal alternate means to alternate signal components which have lost in a step of non-reversible compression with containing noises into the decoded image data as pseudo signals are equipped.例文帳に追加

非可逆圧縮された符号化データを伸張して、復号化画像データを生成する伸張手段と、復号化画像データにノイズを疑似信号として含めることにより、非可逆圧縮の過程で喪失した信号成分を代替する信号代替手段とを備えて、画像復号化装置を構成する。 - 特許庁

When received character data is decoded by a decoder 10, a word splitting circuit 21 splits the data into work units, a voice memory circuit 22 outputs voice data corresponding to the split character data, a D/A converter 30 converts the data into an analog signal, and a loudspeaker 40 outputs the signal as voice.例文帳に追加

復号器10によって受信文字データが復号されると、単語分割回路21がそのデータを単語単位に分割し、音声記憶回路22が分割された文字データに対応する音声データを出力し、D/A変換手器30がアナログ信号に変換して、スピーカ40から音声として出力される。 - 特許庁

例文

In this case, although a video signal to be displayed on a display section and a display signal to be displayed on a liquid crystal display device 37 in a car navigation system 110 are output via a decoder 51 and a graphic display controller 53, the signals are in a so-called aborted state by the changeover switch 54.例文帳に追加

このとき、デコーダ51及びグラフィック・ディスプレイ・コントローラ53を介してカーナビゲーションシステム110における表示部に表示するための映像信号及び液晶ディスプレイ37に表示するための表示信号は出力されているが、これらの信号は切り替えスイッチ54でいわば廃棄された状態にある。 - 特許庁

例文

This device has decoder 35 and 36, which select a word line connected to an object memory cell to be erased and supply an erasure voltage and data latching circuits 33 which accumulate data to be written to the erased memory cell and, in particular, the number of memory cell to be erased at a time is made to correspond to the number of pieces of data stored in the data latching circuits.例文帳に追加

消去対象とするメモリセルに接続されているワード線を選択し、消去電圧を供給するデコーダ35,36と、消去されたメモリセルに書き込まれるべきデータを蓄積する複数のデータラッチ回路33を有し、特にデータラッチ回路に記憶されたデータと一度に消去されるメモリセルの数を対応させる。 - 特許庁

In a game device 1, even when an interrupt signal is transmitted from an interrupt signal generation circuit 14 to a timer 12, a CPU 10 outputs a signal for generating a specific key to a key generation circuit 16 as long as a program for a game is executed, so that the supply of a clock signal from the timer 12 to a decoder 11 can be continued.例文帳に追加

ゲーム装置1では、割込信号発生回路14からタイマ12へ割込信号が送られても、ゲーム用プログラムが実行されていれば、CPU10がキー発生回路16に特定のキーを発生させるための信号を出力することにより、タイマ12からデコーダ11へのクロック信号の供給は継続される。 - 特許庁

In a circuit 12, a memory 6 is connected to a bus 8 to be accessed from a bidirectional bus 8, an MEPG decoder 4 is connected to the bus 8 to read encoding and decoding data of the memory and an encoded data output part is arranged, which is connected to the bus along a first path 16, by which reading is performed from the memory data of a first picture.例文帳に追加

回路12のメモリ6は、両方向バス8からアクセスされるように、またMPEGデコーダ4は、メモリの符号化及び復号化データを読み出すようにバス8に接続され、第1の画像のメモリデータから読み出すことができる第1のパス16に沿ってバスに接続された符号化されたデータの出力部を有する。 - 特許庁

The device is further provided with a row decoder that drives the memory cells of a first pair of columns by applying voltages to a pair of adjoining word lines WLk and WLk+1 and drives the memory cells of a second pair of columns adjoining the first pair of columns by applying voltages to a pair of adjoining word lines WLk+1 and WLk+2.例文帳に追加

本装置は、隣接するワード線対WLk、WLk+1に電圧を印加して第1のカラム対のメモリセルを駆動し、隣接するワード線対WLk+1、WLk+2に電圧を印加して第1のカラム対に隣接する第2のカラム対のメモリセルを駆動するロウデコーダを備えている。 - 特許庁

The write-in instruction word latency control section 140 and the read-out instruction word latency control section 160 receive respectively a write-in instruction word and a read-out instruction word outputted from a instruction word decoder 120, and output them by delaying them by (N/2) times of a cycle of a clock signal while responding to a latency control signal.例文帳に追加

書込み命令語レイテンシ制御部140及び読出し命令語レイテシ制御部160は命令語デコーダ120から出力される書込み命令語及び読出し命令語を各々受信し、それらを、レイテンシ制御信号に応答して、クロック信号のサイクルの(N/2)倍だけ遅延させて出力する。 - 特許庁

By combining the image coding system with high immunity to a burst error with the transmission channel coding system adopting a convolution coding and a maximum likelihood decoding, a random error of the transmission channel is converted into a burst error and giving the result to an image decoder configures the image coding system immune to the random error of the transmission channel.例文帳に追加

バースト誤りに大きな耐性を持つ画像符号化方式と、畳込み符号と最尤復号を用いた伝送路符号化方式を組合わせて、伝送路のランダム誤りをバースト誤りに変換してから、画像復号器に入力することにより、伝送路のランダム誤りに強い画像符号化方式を構成する。 - 特許庁

When comparison of time information between a video signal and an audio signal decoded by a decoder indicates that the audio signal comes earlier than the video signal by 100ms or more (YES in #2), an AV synchronous mode is set (#3), and whether or not an image to be decoding-processed next is a head image of a VOBU is discriminated (#4).例文帳に追加

デコーダにより復号された映像信号及び音声信号のそれぞれの時刻情報を比較し、映像信号に対して音声信号が100ms以上先行している場合(#2でYES)、AV同期モードをオンし(#3)、次復号処理する画像がVOBUの先頭の画像か否かを判断する(#4)。 - 特許庁

The first instruction decoder is provided with a re- configurable circuit for changing a circuit constitution according to the control signals so as to perform decoding according to the relation of the codes of the field and the decoded result set to reduce the number of times of the change of the bit value of the field in which the kinds of the codes to be used is limited.例文帳に追加

第1の命令デコーダは、使用されるコードの種類が限定されるフィールドのビットの値が変化する回数が少なくなるように設定された、当該フィールドのコードとデコード結果との関係に従ってデコードを行うように、制御信号に応じて回路構成の変更を行うリコンフィギュアラブル回路を有する。 - 特許庁

A row decoder 26 activates any one of the word line activation signals WL0 to WL7 depending on the values of the internal address signals INTA0 to INTA2 and the word line activation signal WLT when the mode selection signal CELL2 is in the 'L' level.例文帳に追加

メモリ容量が必要で消費電力がそれほど重要ではない場合には通常の動作をさせ、記憶容量がそれほど必要ではなく消費電力を抑えたい場合にはワード線を2本同時に活性化することにより1つのデータを記憶するために1つのビット線に共通して接続される2つのメモリセルを使用する。 - 特許庁

When used as a DVD audio disk player, DVD stream data decoded by an A pack/RTI pack decoder 8 are transferred to the external device through an interface 13.例文帳に追加

DVDビデオディスクプレーヤとして使用される場合に静止画パック/Vパックデコーダ3によりデコードされたDVDストリームデータがインタフェース7を介して外部機器に転送され、DVDオーディオディスクプレーヤとして使用される場合にAパック/RTIパックデコーダ8によりデコードされたDVDストリームデータがインタフェース13を介して外部機器に転送される。 - 特許庁

Or the Viterbi decoder recovers the binary sequence from the signal by calculating respective path metrics for possible states of the binary sequence, calculating multiple path metrics for no more than one of the possible states, and determining the surviving path from the calculated path metrics.例文帳に追加

又、本ビタビ検知器は、該二進シーケンスの可能な状態に対して夫々の経路距離を計算し、該可能な状態のうちの1つを超えることのない経路に対して複数個の経路距離を計算し、且つその計算した経路距離から生き残り経路を決定することによって該信号から二進シーケンスを回復する。 - 特許庁

The method includes: producing one or more scalable data stream layers characterized by a coding property, and signaling the layers with the coding property such that they are readable by a decoder to determine the coding property without analyzing the scalable data stream.例文帳に追加

拡張可能データ・ストリームの、コード化特性により特徴付けられる1つ又はそれ以上の層を生成するステップと、コード化特性をもつ層に信号通知して、これらが、拡張可能データ・ストリームを分析することなしで、コード化特性を求めるように、デコーダにより読み取り可能になるようにするステップとを含む。 - 特許庁

A semiconductor memory 43 capable of recording sound signals, a decoder 46 for decoding sound signals, a DA converter 47 for converting sound signals from digital signals into analog signals, a power amplifier 48 for amplifying sound signals, and a system controller 45 for controlling them are incorporated in this device.例文帳に追加

音声信号の記録可能な半導体メモリ43と、音声信号を復号化するためのデコーダ46と、音声信号をデジタル信号からアナログ信号に変換するDAコンバータ47と、音声信号を増幅する電力増幅器48と、これらを制御するためのシステムコントローラ45を装置に内蔵する。 - 特許庁

This method has a step to wait for an incoming call message, a step to extract the incoming calling message by using an ID decoder, a step to confirm whether or not the caller ID exists in a database, a step to confirm a user password, and a step to turn on a power switch for a user using the method.例文帳に追加

入ってくる呼び出しメッセージを待つ段階と、IDデコーダを使用して、入ってくる呼び出しメッセージを抽出する段階と、データベースに発信者IDが存在するか否かを確認する段階と、ユーザのパスワードを確認する段階と、使用するユーザのためにパワースイッチをオンする段階と、を有することを特徴とする。 - 特許庁

The image encoder and the image decoder comprises, respectively, a means for recognizing two adjoining blocks in an image, a means for filtering at least a part of a region including the boundary of two blocks, and a means for storing the filtered images as reference images.例文帳に追加

画像を符号化する符号化装置および画像を復号する復号装置は、画像内で隣接する2つのブロックを識別する手段と、2つのブロックの境界を含む領域の少なくとも1部分をフィルタリングする手段と、フィルタリングされた画像を参照画像として蓄積する蓄積手段とを備える。 - 特許庁

The viterbi decoder is provided with a maximum likelihood path metric detector 50 for detecting a maximum likelihood path metric from a pass-metric storage device in a process for executing ACS operation by the parallel ACS arithmetic unit and a maximum likelihood pass-metric storage device 60 for storing and resetting the maximum likelihood path metric in accordance with control.例文帳に追加

本発明のビタビ復号装置は、パラレルACS演算装置においてACS演算をする過程で、パスメトリック記憶装置40から最尤パスメトリックを検出する最尤パスメトリック検出装置50と、その最尤パスメトリックを制御に従い、保持及びリセットする最尤パスメトリック記憶装置60を具備する。 - 特許庁

The section 202 detects a predetermined synchronous signal of the transmitted stream (step 3 in Figure), writes the stream data into a buffer 203 from a predetermined position acquired from the information (step 4 in Figure), and notifies a decoder 204 that decoding processing should start after predetermined data quantity is buffered (step 5 in Figure).例文帳に追加

ストリームバッファリング部202は送られたストリームの所定の同期信号を検出し(図4のステップ3)、その情報から得られる所定の位置からバッファ203にストリームデータを書き込み(図4のステップ4)、所定のデータ量をバッファリングした後に復号処理を開始するようにデコード部204へ通知する(図4のステップ5)。 - 特許庁

A decoder 23 is connected to the ATAPI register 22b, a special command is transmitted through the ATA register 22a to the ATAPI register 22b, and the transmitted data (command and microcomputer control software) are decoded to generate an address and data for writing data in a flash ROM 12.例文帳に追加

デコーダ23は、ATAPIレジスタ22bに接続され、ATAレジスタ22aを介してATAPIレジスタ22bに対し特殊コマンドが送信され、送信されたデータ(コマンド及びマイコン制御ソフトウェア)をデコードしてフラッシュROM12にデータ(マイコン制御ソフトウェア)の書き込みを行うためのアドレス及びデータを生成する。 - 特許庁

To provide a synchronizing device and a synchronizing method which synchronize sounds or images outputted from an external device with those outputted from the synchronizing device by adjusting an audiovisual stream before decoding when using a decoder of the external device to output sounds or images.例文帳に追加

本発明は、外部装置のデコーダを用いて音声または映像を出力する際に、外部装置より出力される音声または映像と同期装置より出力される音声または映像とをデコード前の映像音声ストリームを調整することで同期させる同期装置および同期方法を提供することを目的とする。 - 特許庁

To provide an error correction-encoding method, an error correction-decoding method, an error correction encoder, and an error correction decoder in use, for example, for a digital transmission system, with a suppressed circuit scale.例文帳に追加

例えばデジタル伝送システムなどにおける誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置および誤り訂正復号装置に関し、回路規模を押さえた誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置および誤り訂正復号装置を実現することを目的とする。 - 特許庁

According to this, a nonlinear effect in a transmission channel caused by an encoder 11 and a decoder 12 is simulated from existing signals 51, 52 and bfi in a transcoder unit 36 by using a component element 33 to which a nonlinear communication system is known, and a known echo suppressing means can be executed.例文帳に追加

本発明によれば、符号器11と復号器12によって引き起こされる伝送チャネル内の非線形効果が、トランスコーダユニット36内の既存の信号51、52、bfiから非線形通信システムの知られている構成要素33を用いてシミュレートされ、知られているエコー抑制手段を実施できる。 - 特許庁

Therefore, the equipment on a receiving side is made into equipment corresponding to the MPEG2 form or when data in the MPEG2 form can not be processed, by uniformly receiving the data via an MPEG2 decoder, the exchange of music or video data is facilitated between the equipment of various processible data forms.例文帳に追加

したがって、受信側の機器は、MPEG2形式に対応する機器とするか、あるいは、MPEG2形式のデータを処理できない場合には、統一的にMPEG2デコーダを介して受信することで、処理可能なデータ形式が種々異なる機器間での音楽、映像等のデータの送受信が容易となる。 - 特許庁

In a control part 2 of the processor 1, it is constituted so that an instruction decoder 21 issues an instruction to a data path part 3 by providing an instruction definition storage memory 24 and using definition information stored in the instruction definition storage memory 24 when an instruction issuing device 23 judges that an instruction read from an external memory 6 is a defined instruction.例文帳に追加

プロセッサ1の制御部2において、命令定義格納メモリ24を備え、外部のメモリ6から読み込んだ命令が定義された命令であると命令発行器23が判断した場合に命令定義格納メモリ24に格納された定義情報を使い、命令デコーダ21がデータパス部3に命令を発行するようにした。 - 特許庁

When at least an output voltage of the D/A converter 7 is out of a prescribed range, namely, when input data of the D/A converter 7 are prescribed data, the input data are decoded by a decoder 8, and control is performed so that the horizontal switch 3 is opened and the switch 6 is short circuited by an output from a NOR circuit 9a.例文帳に追加

少なくともD/A変換器7の出力電圧が所定の範囲外となる場合、すなわちD/A変換器7の入力データが所定のデータである場合、入力データをデコーダ8でデコードし、NOR回路9aの出力によって、水平スイッチ3を開放してスイッチ6を短絡するように制御する。 - 特許庁

In the viterbi detector 5, detection of a bit pattern prohibited in the encoder 1 is not performed, an output is outputted to a decoder 7 so that both of a bit column '01110' in which transmission is started from an even time column and continuity of bit '1' of length 4 or more are not detected, and it is converted into user data.例文帳に追加

ビタビ検出器5では、符号化器1で禁止したビットパターンの検出を行わないようにして、偶数時刻列から伝送が開始されるビット列「01110」と「長さ4以上のビット「1」の連続」の両方を検出しないようにして出力を復号器7に出力し、ユーザデータに変換する。 - 特許庁

A scalable video stream decoding apparatus 200 decodes coded images which are rearranged by a video decoder unit 216 after a rearrangement unit 214 rearranges the coded images included in a stream according to respective display timing information of the coded images when a base layer stream 250 and an enhanced layer stream 251 are received.例文帳に追加

スケーラブルビデオストリーム復号装置200は、ベースレイヤストリーム250およびエンハンスレイヤストリーム251を受信した場合並べ替え部214が、該ストリームに含まれる符号化画像を、該符号化画像のそれぞれの表示タイミング情報に従って並べ替えた後に、ビデオデコーダ部216が並べ替えられた符号化画像を復号する。 - 特許庁

The test circuit 14 comprises a control signal generating circuit 142 generating many control signals activating at least one control signal in the test mode, and a row decoder 124 activating at least the two word lines responding to the activated control signal and a row address signal.例文帳に追加

前記テスト回路14は、前記テストモードにおいて少なくとも1つの制御信号を活性化する多数の制御信号を発生する制御信号発生回路142と、前記活性化された制御信号及びローアドレス信号に応答して、少なくとも2本の前記ワードラインを活性化するローデコーダ124とを含む。 - 特許庁

When not used for a long time, such as midnight, a stand-by mode is shifted to a pause mode to turn off the power levels of the encoder unit 13, a memory unit 14, the decoder unit 15, and a clock generation unit 17, and the power levels of only a CPU unit 16 and a power supply unit 20 are set to a level 1.例文帳に追加

また、深夜などの長時間使用しないときには、スタンバイモードから休止モードに移行してエンコーダユニット13、メモリユニット14、デコーダユニット15、クロック発生ユニット17の電力レベルをオフにし、CPUユニット16及び電源ユニット20のみ電力レベルをレベル1にセットしておくようにしている。 - 特許庁

The semiconductor device includes: a cell array 4 for a CAM (Contents Addressable Memory ) for storing operation setting information of the semiconductor device 1; a controller 8 for controlling reading from and writing to the cell array for a CAM; a row decoder 5; and column decoders 6, and the device has a constitution to assign different row addresses for every function block which have different operation setting information.例文帳に追加

本発明の半導体装置は、半導体装置1の動作設定情報を記憶するCAM用セルアレイ4と、CAM用セルアレイの読出しと書込みを制御するコントローラ8、ローデコーダ5、コラムデコーダ6を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。 - 特許庁

A defect detector 20 sets windows for a sequence of the log likelihood ratios output by a soft-decision most-likelihood decoder 18 based on the sequence of the log likelihood ratios or an amplitude of a read signal acquired in response to read of data from a data sector on a disk 11 carried out by a head 12.例文帳に追加

欠陥検出器20は、ディスク11上のデータセクタからのヘッド12によるデータ読み出しに応じて取得されるリード信号の振幅または軟判定最尤デコーダ18によって出力される対数尤度比の系列に基づいて、当該対数尤度比の系列に対して複数のウィンドウを設定する。 - 特許庁

When the count value becomes a predetermined count value corresponding to the longest charging period length of the charging mode, a decoder circuit 40 generates stop signals S7a, S7b or S7c for stopping the selected charging mode on the basis of the count signal and the charging modes S6a, S6b, S6c.例文帳に追加

デコーダ回路40は、上記計数値が上記1つの充電モードの最長の充電期間長に対応する所定の計数値になったときに、上記計数信号及び充電モード信号S6a,S6b,S6cに基づいて、上記選択された充電モードを停止させるための停止信号S7a,S7b又はS7cを発生する。 - 特許庁

Even when the calculated CTS value obtained using a first video clock signal Vc1 generated by a decoder 204 is other than an integer, a value of a second video clock signal Vc2 and an N value are set such that the calculated CTS value obtained using the second video clock signal Vc2 is an integer.例文帳に追加

デコーダ204が生成した第1の映像クロック信号Vc1を用いて得られるCTSの計算値が整数以外の値となる場合でも、本発明では、第2の映像クロック信号Vc2を用いて得られるCTSの計算値が整数となるように第2の映像クロック信号Vc2およびN値を設定する。 - 特許庁

The content receiving apparatus includes a video decoder 104 for decoding an encoded video having a plurality of resolution layers, and a difference program information generator 106 for generating difference program information from program information for each of resolution layers extracted from section data to which program information has been added for each of resolution layers.例文帳に追加

コンテンツ受信装置は、複数解像度レイヤを有する符号化映像を復号する映像デコード部104と、解像度レイヤ毎に番組情報が付加されたセクションデータから抽出された解像度レイヤ毎の番組情報から差分番組情報を生成する差分番組情報生成部106を有する。 - 特許庁

A transmitter 1 enables an NTSC decoder 10 to convert an NTSC signal 100 into a luminance signal 102 and a color difference signal 104, an MPEG encoder 12 to respectively encode the luminance signal 102 and the color difference signal 104 in compliance with the MPEG standard and provide an output of encoded data 106.例文帳に追加

送信装置1では、NTSCデコーダー10によりNTSC信号100 を輝度信号102 と色差信号104 とに変換し、MPEGエンコーダー12により輝度信号102 と色差信号104 をMPEG規格に従ってそれぞれ符号化して符号化データ106 を出力する。 - 特許庁

A PON transmitting/receiving section includes an error code correction code decoder including an abbreviated compensation parameter table and a syndrome calculation part for operating a syndrome by referring to the abbreviated compensation parameter table or an error search part for operating an error position or an error value by referring to the abbreviated compensation parameter table.例文帳に追加

PON送受信部は、短縮補償パラメータテーブルと、該短縮補償パラメータテーブルを参照してシンドロームを演算するシンドローム計算部または短縮補償パラメータテーブルを参照してエラー位置もしくはエラー値を演算するエラーサーチ部とを含む誤り符号訂正符号デコーダを含む光集線装置により、達成できる。 - 特許庁

A modulation system gate signal generator 13 generates a gate signal, which becomes valid only during a designated modulation system term, on the basis of a frame synchronizing signal and transmission control information from a transmission control signal decoder 145 and a modulation system instruction signal from the transmission control signal analysis controller 251.例文帳に追加

変調方式ゲート信号生成部13は、伝送制御信号復号部145からのフレーム同期信号および伝送制御情報、並びに伝送制御信号解析制御部251からの変調方式指示信号に基づいて、指定された変調方式期間だけ有効となるゲート信号を発生する。 - 特許庁

A decoder is provided for a scan line driver circuit and operates such that, in accordance with a signal input to the scan line driver circuit, a pulse is sequentially input only to scan lines included in pixels of rows performing display and a pulse is not input to scan lines included in pixels of rows at which display is not performed.例文帳に追加

走査線駆動回路にデコーダを設けて、走査線駆動回路に入力される信号に従って、表示を行うラインの画素が有する走査線にのみ順にパルスを入力し、それ以外の表示を行わないラインの画素が有する走査線にはパルスの入力を行わないように動作させる。 - 特許庁

The high-order decoder 12 generates a first high-order control signal 121 in accordance with a high-order bit value, and turns on a first high-order switch 11, which is coupled to a pair of voltage extracting points 102 adjacent to each other via one or more voltage extracting points 102, based on the first high-order control signal 121.例文帳に追加

上位デコーダ12は、上位ビットの値に応じて、第1の上位制御信号121を生成し、当該第1の上位制御信号121に基づいて、1つ以上の電圧取り出し点102を介して隣り合う一対の電圧取り出し点102に接続された第1の上位スイッチ11を導通させる。 - 特許庁

To provide a multi-view moving image decoder which, even in the case of the occurrence of an error during decoding of moving image coded streams including a plurality of channels which are multi-view-coded and have reference relations, is less likely to hinder a viewer in his or her recognition of image contents to reduce an influence on his or her vision as much as possible.例文帳に追加

多視点符号化され参照関係が存在する複数のチャンネルを含む動画符号化ストリームの復号時にエラーが発生した場合でも、画像の内容の認識に支障をきたすおそれが少なく、人の視覚に対する影響をできるだけ少なくすることが可能な多視点動画像復号装置を提供する。 - 特許庁

例文

An element value of at least one kind of element 3, which determines a filter characteristic of this filter circuit 2, is varied based on the output of a ΣΔ modulator 1, which sigma-delta modulates a digital code input (Code) based on an operation clock CLK, or a signal through a decoder 4 which performs a code-conversion to the output of the ΣΔ modulator 1.例文帳に追加

フィルタ回路2のフィルタ特性を決定する少なくとも1種の素子3の素子値を、動作クロックCLKに基づきデジタルコード入力Codeをシグマデルタ変調するΣΔ変調器1の出力、或いは該ΣΔ変調器1の出力をコード変換するデコーダ4を介した信号に基づき変化させる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS