「decoding circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Whether an address signal is to be outputted to a row decoding circuit 12 or not is selected by a selector 14 and whether the address signal is to be outputted to a column decoding circuit 13 or not is selected by a selector 17.例文帳に追加

アドレス信号を行デコード回路１２に出力するか否かがセレクタ１４により選択され、アドレス信号を列デコード回路１３に出力するか否かがセレクタ１７により選択される。 - 特許庁

A differential coding circuit 6 and a convolution coding circuit 7 apply re-coding to an output that is differentially decoded in a TCM(trellis coded modulation) decoding process.例文帳に追加

差動符号回路６及び畳み込み符号回路７はＴＣＭ復号過程で差動復号された出力を再符号化する。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 163 for calculating the so-called extrinsic information.例文帳に追加

要素復号器における軟出力復号回路は、いわゆる外部情報（extrinsic information）を算出する外部情報算出回路１６３を備える。 - 特許庁

To provide a BCH decoding circuit which can correct an error appropriately by utilizing efficiently the correction capability of a random error correction circuit and a burst error correction circuit.例文帳に追加

ランダム誤り訂正回路及びバースト誤り訂正回路の訂正能力を有効活用して適切な誤り訂正が可能なＢＣＨ復号回路を提供する。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 158 for calculating a logarithmic likelihood Iα and a circuit 159 for calculating a logarithmic likelihood Iβ.例文帳に追加

要素復号器における軟出力復号回路９０は、対数尤度Ｉα，Ｉβを算出するＩα算出回路１５８及びＩβ算出回路１５９を備える。 - 特許庁

In this case, an updating circuit 40 recognizes that the concealing voice generated by the decoding circuit 30 is not largely deviated from an original voice, and, then, updates the internal signal of the updating buffer circuit 38 through the use of the concealing voice.例文帳に追加

復号回路30は、不到着のパケットに対しては更新バッファ回路38に蓄積された内部信号に基づいて隠蔽音声を生成して出力する。 - 特許庁

A descramble circuit 20 comprises an internal memory storing ECC clusters divided from a decoding circuit, and an EOR circuit 21 receiving scramble data sDu.例文帳に追加

デスクランブル回路２０は、復調回路からＥＣＣクラスタが分割されて格納される内蔵メモリ部から、スクランブルデータｓＤｕが入力されるＥＯＲ回路２１を備える。 - 特許庁

To provide a circuit configuration which surely performs error detection when operating an encoding/decoding circuit, and reduces the penalty in circuit scale and operating speed.例文帳に追加

符号化・復号回路の動作時のエラー検出を確実に行い、かつ回路規模と動作速度に対するペナルティを軽微なものとする回路構成を提供すること。 - 特許庁

An LCD source driver 2 has an RGB data receiving circuit 11, an RGB/YCC converting circuit 12, an LCP (Local Color Pallet) encoding circuit 13, a memory 14, an LCP decoding circuit 15, a YCC/RGB converting circuit 16, and an LCD driving circuit 17.例文帳に追加

ＬＣＤソースドライバ２は、ＲＧＢデータ受信回路１１と、ＲＧＢ／ＹＣＣ変換回路１２と、ＬＣＰ（Local Color Pallet）符号化回路１３と、メモリ１４と、ＬＣＰ復号化回路１５と、ＹＣＣ／ＲＧＢ変換回路１６と、ＬＣＤ駆動回路１７とを有する。 - 特許庁

Thus, the signal processor for high speed decoding process is provided while scaling up of a circuit is suppressed.例文帳に追加

以上より、回路規模の増加を抑えつつ、高速に復号化処理する信号処理装置を提供する。 - 特許庁

To simultaneously execute encoding and decoding of an image by using low cost and small-scale circuit constitution.例文帳に追加

低コストかつ小規模の回路構成で画像のエンコード処理およびデコード処理を同時に実行する - 特許庁

An inverse quantization circuit 12 of an image decoding apparatus disclosed herein applies inverse quantization processing only to non-zero DCT factors.例文帳に追加

逆量子化回路１２は、否ゼロのＤＣＴ係数のみに対し逆量子化処理を施す。 - 特許庁

To provide a variable length decoding device corresponding to a plurality of variable length symbol tables in a small-scaled circuit.例文帳に追加

複数の可変長符号表に対応する可変長復号装置を小規模の回路で実現する。 - 特許庁

To provide an image decoding apparatus which is applicable to high-bit precision by suppressing circuit scale and memory capacity as conventional specification compliance.例文帳に追加

従来規格準拠のまま、高ビット精度対応を回路規模、メモリ容量を抑えて実現。 - 特許庁

Wobble signals are detected in an optical pickup 16 and the wobble signals are demodulated in an address decoding circuit 28.例文帳に追加

光ピックアップ１６でウォブル信号を検出し、アドレスデコード回路２８でウォブル信号を復調する。 - 特許庁

To provide a turbo decoding circuit that can efficiently decode a turbo code with a small memory area.例文帳に追加

少ないメモリ領域でターボ符号を効率よく複合することができるターボ復号回路の提供。 - 特許庁

When conducting Viterbi decoding, the Viterbi decoder 1 inputs an error flag into a Viterbi error rate processing circuit 4.例文帳に追加

ビタビ復号器１はビタビ復号を行なう際にエラーフラグをビタビ誤り率計算回路４に入力する。 - 特許庁

Encoding/decoding of multi-channels can be performed by one solid state circuit, then miniaturizing of a device can be performed.例文帳に追加

１つの固体回路で多チャンネルの符号化／復号化を行なうことができ、装置の小型化が可能になる。 - 特許庁

To reduce a scale of a circuit for generating a data stream necessary for maximum likelihood processing in turbo decoding.例文帳に追加

ターボ復号における最尤復号処理に必要なデータ列を生成する回路の規模を削減する。 - 特許庁

A redundancy circuit of a semiconductor memory is constituted of a mode setting circuit generating a mode signal, an input selecting circuit responding to 1 mode signal and generating a selecting signal, and a decoding circuit responding to a mode selecting signal and generating a decoding signal.例文帳に追加

半導体メモリ装置のリダンダンシー回路はモード信号を生じるためのモード設定回路、１モード信号に応答して選択信号を生じるための入力選択回路、及びモード選択信号に応答してデコーディング信号を生じるためのデコーディング回路で構成されている。 - 特許庁

An enciphering/decoding circuit 1d is connected internally to the second memory circuit 1c, executes the enciphering or decoding processing for the duplicated data 1ca, 1cb, 1cc stored in the second memory circuit 1c, and rewrites a processed result in the second memory circuit 1c.例文帳に追加

暗号化／復号回路１ｄは、第２のメモリ回路１ｃに対して内部接続されており、外部からの動作指示入力に応答して、第２のメモリ回路１ｃに記憶された複製データ１ｃａ，１ｃｂ，１ｃｃ，・・・の暗号化または復号の処理を実行し、処理結果を第２のメモリ回路１ｃに書き戻す。 - 特許庁

A voice part decoding circuit 71 uses information TX_flag transferred from a bit string decomposition circuit 58 and the quantization code strings transferred from the switching circuit 59 to decode the signal of the silence part and transfers the signal to a switching circuit 62.例文帳に追加

音声部復号回路71は、ビット列分解回路58から渡されたTX_flagと切り替え回路59から渡された量子化符号列を用いて無音声部の信号を復号し、切り替え回路62に渡す。 - 特許庁

When a voiced/voiceless/discard information detecting circuit 3 detects a packet being discarded, a switching circuit 4 outputs voice parameters received from a packet separating circuit 1 to a voice decoding circuit 5.例文帳に追加

有音／無音／廃棄情報検出回路３でパケットの廃棄が検出されると、切り替え回路４は、パケット分離回路１から受信した音声パラメータを音声復号回路５に出力する。 - 特許庁

This circuit can be achieved by constituting each circuit (buffer, predecorder, maindecorder) of a decoding circuit of a semiconductor logic circuit in which the number of stages of cascade of transistors pulling down output nodes are less and true and complementary output signals having almost equal delay times are obtained, and shortening output pulse width of each circuit of the decoding circuit.例文帳に追加

上記目的は、デコーダ回路の各回路（バッファ、プリデコーダ、メインデコーダ）を、入力数が多い場合でも出力ノードをプルダウンするトランジスタの縦積み段数が少なく、且つ、ほぼ同じ遅延時間の真及び相補出力信号が得られる半導体論理回路で構成し、該デコーダ回路の各回路の出力パルス幅を短縮することにより達成される。 - 特許庁

To provide an image decoder and an image decoding method which enhance a processing rate by concurrent decoding, and moreover prevent an increase in circuit scale.例文帳に追加

デコードする際に並列化して処理速度を向上させ、しかも回路規模の増大を防げる画像復号装置及び画像復号方法を提供することである。 - 特許庁

To provide a decoding method and a decoder by which equivalent decoding performance is obtained by a smaller calculation amount, and a calculation required time and a circuit scale are reduced.例文帳に追加

より少ない計算量で同等の復号性能を得られ、計算所要時間、回路規模の削減を図ることが可能な復号方法および復号装置を提供する。 - 特許庁

To provide a decoding device and an evaluating method for the decoding device with which synchronous operation with same performance can be evaluated without greatly increasing a circuit scale.例文帳に追加

回路規模を大幅に増大することなく、同一性能で同期動作することについて評価を行うことができる復号装置及びその評価方法を提供すること。 - 特許庁

To provide a decoding device and a decoding method that can decrease the numbers of quantized bits at the second time and on of repetition, thereby making the circuit scale smaller.例文帳に追加

繰り返し二回目以降の量子化ビット数を少なくすることが可能で、ひいては回路規模を小さくできる復号装置および復号方法を提供する。 - 特許庁

The receiver includes an optical decoding part 32 which performs time sharing wavelength hop optical coding to the address information, and output of the optical decoding part is input to a threshold processing circuit 40.例文帳に追加

受信装置はアドレス情報を時間分割波長ホップ光復号化する光復号部32を具えており、光復号部の出力は閾値処理回路40に入力される。 - 特許庁

To provide a Huffman code decoding device for which a storage capacity required for decoding a Huffman code is reduced and a circuit scale around a memory is reduced.例文帳に追加

ハフマン符号の復号に必要な記憶容量を減少させることができ、メモリ周辺の回路規模を減少させることができるハフマン符号復号化装置を提供する。 - 特許庁

To realize an image decoding unit with a small circuit scale, decoding a plurality of types of video streams, each having a coding system of a high compression rate applied thereto, in a specified processing period.例文帳に追加

圧縮率の高い符号化方式を適用した複数種類のビデオストリームを規定の処理期間内に復号する画像復号装置を小さな回路規模で実現する。 - 特許庁

To provide an image decoding device with a simple constitution that is capable of executing simultaneous reproduction of a plurality of data streams while suppressing circuit scale increase, and to provide an image decoding method.例文帳に追加

本発明は、回路規模の増加を抑制しつつ、簡易な構成で複数のデータストリームの同時再生を行う画像復号装置、および画像復号方法を提供する。 - 特許庁

In addition, high line quality can also be secured because the decoding circuit 24 performs decoding on the basis of the plurality of pieces of encoded data 108_1 to 108_m.例文帳に追加

また、復号回路２４による復号は、複数の符号化データ１０８_１〜１０８_ｍに基づいて行われるので、高い回線品質を併せて確保することができる。 - 特許庁

To constitute a path memory with a normal RAM and to reduce the circuit scale and power consumption as Viterbi decoding for decoding trellis encoded modulated signals.例文帳に追加

トレリス符号化変調された信号を復号するためのビタビ復号として、パスメモリを通常のＲＡＭによって構成可能とし、回路規模および消費電力を削減する。 - 特許庁

To reduce a circuit scale of an error correction decoder by decreasing a capacity of a memory without deteriorating decoding arithmetic precision in the case of decoding turbo code.例文帳に追加

ターボ符号の復号を行う誤り訂正復号器に関し、復号演算精度を低下させることなく、メモリ容量を削減して回路規模の縮小を図る。 - 特許庁

The transmission control information decoding circuit 31 converts the detected phase component into likelihood information and applies likelihood input difference set cyclic decoding to the likelihood information.例文帳に追加

伝送制御情報復号回路３１は、検出した位相成分を尤度情報に変換し、その尤度情報に対して尤度入力差集合巡回復号を行う。 - 特許庁

METHOD FOR CODING DIGITAL DATA, METHOD FOR DECODING DIGITAL SIGNAL, APPARATUS FOR CODING DIGITAL DATA, APPARATUS FOR DECODING DIGITAL SIGNAL, AND INTEGRATED CIRCUIT例文帳に追加

デジタルデータを符号化するための方法、デジタル信号を復号するための方法、デジタルデータを符号化するための装置、デジタル信号を復号するための装置、および集積回路 - 特許庁

To provide a sliding window turbo decoding processing apparatus and decoding processing method which reduce circuit scale by reducing the size of two memories for processing data storage to half.例文帳に追加

処理データ格納用のＲＡＭの２メモリのサイズを半分にすることにより回路規模が削減されたスライディングウィンドウターボ復号処理装置と復号処理方法を提供する。 - 特許庁

To provide an apparatus for decoding a variable length code capable of decoding a variable length code if the number of bits for a length of the code is more than the number of bits that can be stored in a buffer circuit.例文帳に追加

可変長符号長のビット数がバッファ回路に格納できるビット数より大きい場合に、復号が可能な可変長符号の復号装置を提供する。 - 特許庁

A calculation section 415 uses a decoding halfway result D414 supplied from the decoding halfway result storage memory 1103 via the cyclic shift circuit to carry out a second arithmetic operation corresponding to arithmetic operations of six variable nodes and stores a decoding halfway result D415 obtained as a result into a decoding halfway result storage memory 1104.例文帳に追加

計算部415は、復号途中結果格納用メモリ1103からサイクリックシフト回路を介して供給される復号途中結果D414を用いて、６つのバリアブルノードの演算に対応する第２の演算を行い、その結果得られる復号途中結果D415を復号途中結果格納用メモリ1104に記憶させる。 - 特許庁

A calculation section 1102 uses a decoding halfway result D1101 supplied from a decoding halfway result storage memory 1104 via a cyclic shift circuit 1101 to carry out a first arithmetic operation corresponding to three check node arithmetic operations and stores a decoding halfway result D1102 obtained as a result into a decoding halfway result storage memory 1103.例文帳に追加

計算部1102は、復号途中結果格納用メモリ1104からサイクリックシフト回路1101を介して供給される復号途中結果D1101を用いて、３つのチェックノード演算に対応する第１の演算を行い、その結果得られる復号途中結果D1102を復号途中結果格納用メモリ1103に記憶させる。 - 特許庁

To provide a data receiver in which the scale of a serial-to-parallel conversion circuit for transmitting a Viterbi decode signal to a Leed-Solomon decoding circuit is reduced.例文帳に追加

ビタビ復号出力をリードソロモン復号部に伝達する、シリアルパラレル変換回路部の規模が削減されたデータ受信装置を提供する。 - 特許庁

A decoding processing circuit 30 provided to the receiving signal processing part is constituted by providing an analog matched filter 44 and a determination circuit 46 thereto.例文帳に追加

受信信号処理部が具える復号化処理回路30がアナログマッチドフィルタ44と判定回路46とを具えて構成される点が特徴である。 - 特許庁

The semiconductor device also includes an operation circuit which performs an operation by decoding operation control data to be outputted from the data field of the storage circuit.例文帳に追加

更に演算回路を備え、演算回路は、記憶回路の前記データフィールドから出力される演算制御データをデコードして演算を行う。 - 特許庁

A composite video signal Scomp2 is subjected to signal processing by the analog-digital conversion circuit 12 and the decoding circuit 14 based on the clock signal Sclk.例文帳に追加

コンポジットビデオ信号Ｓｃｏｍｐ２は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１２とデコーダ回路１４で信号処理される。 - 特許庁