「decoding circuit」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

TELETEXT DECODING DEVICE, TELEVISION RECEIVER DEVICE, VIDEO DEVICE, PERSONAL COMPUTER, AND INTEGRATED CIRCUIT例文帳に追加

テレテキストデコード装置、テレビジョン受像装置、ビデオ装置、パーソナルコンピュータ、および集積回路 - 特許庁

An instruction decoding circuit 1-2 decodes an instruction which indicates the same operation repeatedly.例文帳に追加

命令デコード回路1-2は、同一の演算を繰り返し指示する命令をデコードする。 - 特許庁

To provide a decoding circuit according to the MPEG 4 standard or the like capable of reducing the number of memory access times to optimize the processing time and reducing the scale and the cost of the decoding circuit.例文帳に追加

ＭＰＥＧ４標準等に準拠した復号回路に関して、メモリアクセスを低減して、処理時間を最適化し、さらに復号回路の規模及びコストを減少させる。 - 特許庁

The SRAM circuit block SRB1 includes a decoding circuit which inputs and decodes address signals A0 and A1 associated with the SRAM circuit block SRB1, and performs control to turn on and off the power switches SW20 to SW23 corresponding to the SRAM circuit block SRB2 according to a decoding result of the decoding circuit.例文帳に追加

ＳＲＡＭ回路ブロックＳＲＢ１は、ＳＲＡＭ回路ブロックＳＲＢ１に係るアドレス信号Ａ０、Ａ１を入力してデコードするデコード回路を含み、デコード回路のデコード結果に応じてＳＲＡＭ回路ブロックＳＲＢ２に対応する電源スイッチＳＷ２０〜ＳＷ２３のそれぞれをオンオフするように制御する。 - 特許庁

The display device includes a decoding circuit 3b, a hazard signal removing circuit 3c for removing the hazard signal generated in an output signal from the decoding circuit 3b by using the output signal from the decoding circuit 3b, and a pixel 100 driven by output signals from the hazard signal removing circuit 3c.例文帳に追加

この表示装置は、デコード回路３ｂと、デコード回路３ｂからの出力信号に発生したハザード信号を、デコード回路３ｂからの出力信号を用いて除去するハザード信号除去回路３ｃと、ハザード信号除去回路３ｃからの出力信号により駆動される画素１００とを備えている。 - 特許庁

To provide an infrared signal-decoding circuit which eliminates the use of a bandpass filter which is necessary in a conventional infrared signal-decoding circuit, can make a circuit scale small, and can suppress power consumption.例文帳に追加

従来の赤外線信号復号回路に必要であったバンドパスフィルタが不要とし、回路規模を小さくすることができ、消費電力を抑えることができる赤外線信号復号回路を提供する。 - 特許庁

Thus, the decoding process in a Viterbi decoding circuit 108 is carried out with the setting reflected by a difference in the reproduction property for each the area.例文帳に追加

これにより前記領域ごとの再生特性の差を反映した設定でビタビ復号回路１０８での復号処理が行われる。 - 特許庁

In a 1st mode, a command decoding circuit 131 performs decoding processing, and data outputted from the memory core part 11 are not scrambled.例文帳に追加

第１モードでは、コマンド復号回路１３１において復号処理が行われ、メモリコア部１１から出力されるデータはスクランブルされない。 - 特許庁

To suppress increase in the processing time at the minimum for an error correction decoding device conducting turbo-decoding and realize reduction in the circuit scale.例文帳に追加

ターボ復号を行う誤り訂正復号装置の処理時間の増大を最小限に抑えかつ、回路規模の削減を実現する。 - 特許庁

An internal code correction circuit 41 of this error correction decoding device performs an error correction decoding operation by an internal code and writes the processed data onto an external memory 42.例文帳に追加

内符号訂正回路４１は、内符号による誤り訂正復号化処理を行い、処理後のデータを外部メモリ４２に書き込む。 - 特許庁

The decoder is equipped with a memory for holding encoded data, a first decoding circuit including a comparator for comparing the encoded data and an eliminating unit for eliminating data from the encoded data, a second decoding circuit for decoding the output data of the first decoding circuit, and a memory for holding the decoded data.例文帳に追加

本発明のデコード装置は、符号化データを保持するメモリと、前記符号化データを比較する比較器と前記符号化データからデータを削除する削除部を持つ第１のデコード回路と、前記第1のデコード回路の出力データを復号化する第２のデコード回路と、復号化されたデータを保持するメモリを備える。 - 特許庁

To provide a method for decoding a cyclic code and a decoding circuit in which a coefficient calculation circuit of an error position multinomial equation Λ (Z) is the same, a repetition count of a calculation loop is always a fixed count, and a condition determination is small, in the method for decoding a cyclic code and the decoding circuit in which t-piece or less of error is correctable.例文帳に追加

ｔ個以下の誤りを訂正可能な巡回符号の復号方法および復号回路であって、誤り位置多項式Λ（Ｚ）の係数計算回路が同一、かつ演算ループの繰り返し回数が常に一定回数、かつ条件判断が少ない巡回符号の復号方法および復号回路を提供する。 - 特許庁

To achieve highly accurate decoding of an arbitrary code through a simple arrangement of small circuit scale.例文帳に追加

少ない回路規模の単純な構成で、任意の符号の復号を高精度に実現する。 - 特許庁

The enciphering decoding circuit 116 encodes the digitized voice signal by using the encoding key.例文帳に追加

暗号化／解読回路１１６は、暗号化キーを用いてデジタル音声信号を暗号化する。 - 特許庁

To realize adaptive adjustment of the reference level of Viterbi decoding without increasing the circuit scale.例文帳に追加

回路規模を増大させずにビタビ復号の基準レベルの適応的調整を実現する。 - 特許庁

A decoding circuit 20 decodes codes stored in a code buffer 10 into a digital component signal.例文帳に追加

復号回路20は符号バッファ10に蓄積した符号をディジタルのコンポーネント信号に復号する。 - 特許庁

The data counter 24 is counted up for every time when the decoding circuit 22 decodes one pixel.例文帳に追加

データカウンタ２４は、復号回路２２において１画素が復号されるたびにカウントアップする。 - 特許庁

The memory interface unit is not required to form a decoding circuit for identifying the memory device.例文帳に追加

メモリインタフェースユニットは、メモリデバイスを識別するためのデコード回路を形成する必要がない。 - 特許庁

To provide a data decoder decoding data at high speed while suppressing circuit scale.例文帳に追加

回路規模を抑えつつ復号化の高速化が可能なデータ復号化装置を提供する。 - 特許庁

A two-dimensional viterbi decoding circuit 10 viterbi-decodes an input two-dimensional reproduction signal.例文帳に追加

２次元ビタビ復号回路１０は、入力された２次元再生信号を、ビタビ復号する。 - 特許庁

To reduce the scale of circuit while increasing the processing speed without deteriorating the performance of decoding.例文帳に追加

復号の性能を劣化させることなく、回路規模の削減と処理の高速化を図る。 - 特許庁

A decoding circuit 300 generates selection signals d1 to d5 by address values 0 to 4.例文帳に追加

デコード回路３００は、アドレス値０〜４によって選択信号ｄ１〜ｄ５を生成する。 - 特許庁

Data read from the memory 12 (Figure 1) are fed to a coding/decoding circuit 11 (Figure 1).例文帳に追加

メモリ１２(図１)から読み出されるデータは、符号化／復号化回路１１(図１)へ送られる。 - 特許庁

A speech decoding circuit 6 decodes the selected two streams at the same time.例文帳に追加

選択された少なくとも２つのストリームは音声復号回路６で同時に復号する。 - 特許庁

MAXIMUM LIKELIHOOD DECODING METHOD OF REPRODUCTION SIGNAL, OPTICAL DISK DEVICE, INTEGRATED CIRCUIT, AND OPTICAL DISK例文帳に追加

再生信号の最尤復号方法、光ディスク装置、集積回路および光ディスク - 特許庁

The stream structural table 7 includes decoding sequence as counts of a decoding sequence counter, and the stream structure analysis circuit 8 generates automatically the decoding sequence based on frame addresses in a bit stream storage memory 3 arranged in the decoding sequence.例文帳に追加

ストリーム構造表７は、復号順番を復号順カウンタ８２の値として含むが、復号順番は、ストリーム構造解析回路８が、復号順に並んだビット列記憶メモリ３内のフレームの位置に基づいて自動生成する。 - 特許庁

A decoding circuit 1 for DAC comprises a first sub-output signal generating circuit 2, a second sub-output signal generating circuit 3, and an output signal generating circuit 4.例文帳に追加

ＤＡＣ用デコード回路１は、第１のサブ出力信号生成回路２と、第２のサブ出力信号生成回路３と、出力信号生成回路４とを備える。 - 特許庁

A convolutional decoding circuit, the circuit scale of which is larger than a decoding circuit starts decoding and error correction about first and second serial data only when the decoding circuit detects an error in the first and second serial data, and subsequently does not perform decoding and error correction about third and fourth serial data when starting to receive the third and fourth serial data following the first and second serial data.例文帳に追加

復号回路より回路規模が大きい畳込み復号回路は、当該復号回路が、第１、第２のシリアルデータ中に誤りを検出したときに限り、前記第１、第２のシリアルデータについての復号化及び誤り訂正を開始し、その後、当該第１、第２のシリアルデータに引き続く第３、第４のシリアルデータの受信を開始したとき、当該第３、第４のシリアルデータについての復号化及び誤り訂正を行わない。 - 特許庁

A video signal selection circuit 52 gives a reproduction signal E to a main video signal decoding circuit 53, when receiving the identification signal cA from an identification signal detection circuit 51 and gives the reproduction signal E to a sub video signal decoding circuit 54, when receiving the identification signal cB from the identification signal detection circuit 51.例文帳に追加

映像信号選択回路５２は、識別信号検出回路５１から識別信号Ｃ_A を入力したときは再生信号Ｅをメイン映像信号復元回路５３に送出し、識別信号Ｃ_B のときはサブ映像信号復元回路５４に送出する。 - 特許庁

To provide a device, a method and a program for maximum likelihood decoding wherein circuitry is simpler and processing time is shorter as compared with a viterbi decoding circuit, and the deterioration of the error suppressing accuracy of the viterbi decoding circuit, and a digital data reproducing device.例文帳に追加

ビタビ復号回路と比較して、回路構成が簡単で処理時間が早く、且つ、ビタビ復号回路のエラー抑制精度の劣化を抑えた最尤復号装置、その方法及びそのプログラム、並びに、デジタルデータ再生装置を提供する。 - 特許庁

Also, prior to timing of activation of a clock signal, access signals such as a command signal, an address signal, and the like are transmitted to a command decoding circuit 20, pre-decoding circuits 31-33, and a redundant control circuit 60, and pre-decoding operation and redundancy judgement are performed.例文帳に追加

また、クロック信号の活性化タイミングに先立って、コマンド信号、アドレス信号等のアクセス信号は、コマンドデコード回路、プリデコード回路および冗長制御回路に伝達され、プリデコード動作および冗長判定が実行される。 - 特許庁

To provide a variable length decoding circuit that reduces the circuit scale and its layout area so as to decrease delay in a decoded output.例文帳に追加

可変長復号化回路の回路規模及びレイアウト面積を削減し、復号化出力の遅延を少なくする。 - 特許庁

The discrimination circuit 33 uses N sets of the detection results to give a relevant detection result of transmission line fault to a decoding circuit 27.例文帳に追加

判定回路33は、N個の検出結果を用いて、該当する伝送路誤り検出結果を復号回路27に渡す。 - 特許庁

FRAME SYNCHRONIZATION DETECTION CIRCUIT, FRAME SYNCHRONIZATION DETECTING METHOD, CONTROL INFORMATION DETECTION CIRCUIT, CONTROL INFORMATION DECODING METHOD, AND RECEIVING APPARATUS例文帳に追加

フレーム同期検出回路、フレーム同期検出方法、制御情報検出回路、制御情報復号方法、受信装置 - 特許庁

In a 2nd mode, the command decoding circuit 131 does not perform decoding processing, but the command outputted from the memory core part 11 is scrambled.例文帳に追加

第２モードでは、コマンド復号回路１３１において復号処理は行われず、メモリコア部１１から出力されるコマンドはスクランブルされる。 - 特許庁

A decoding circuit 13a for decoding an encoded program stored in a nonvolatile memory 9 separate from the ASIC 8 is provided.例文帳に追加

ＡＳＩＣ８とは別体の不揮発性メモリ９に記憶されている暗号化したプログラムを復号するための復号回路１３ａを備えている。 - 特許庁

A variable length decoding circuit 22 reads coded data that are buffered by a buffer 20 and applies variable length decoding to macro block coded information.例文帳に追加

可変長復号化回路２２は、バッファ２０でバッファリングされた符号化データを読み出し、マクロブロック符号化情報を可変長復号化する。 - 特許庁

To provide a data decoding method, a data decoding circuit, and a data processing device provided with this circuit which can process data at high speed even if a coefficient of partial response is increased.例文帳に追加

パーシャルレスポンスの係数が大きくなっても、データを高速に処理することができるデータ復号方法およびデータ復号回路ならびに、この回路を備えたデータ処理装置を提供する。 - 特許庁

To provide a data holding circuit which is used for image encoding and image decoding processing in macroblock pair units and kept from increasing in circuit scale, and an image encoding device and an image decoding device.例文帳に追加

マクロブロックペア単位の画像符号化および画像復号化処理に用いられ、回路規模の増加を抑えたデータ保持装置、画像符号化装置および画像復号化装置を提供する。 - 特許庁

The decoding circuit generates a block selection signal in response to the block selection information, the register stores an output of the decoding circuit when a latch signal of a corresponding mat is activated.例文帳に追加

デコーディング回路はブロック選択情報に応答してブロック選択信号を発生し、レジスタは対応するメットのラッチ信号が活性化された時にデコーディング回路の出力を格納する。 - 特許庁

To attain switching with no feeling of discontinuity without suppressing a decoded voice signal from a voice decoding circuit when switching the voice decoding circuit following switching of an encoding system.例文帳に追加

符号化方式の切り替えに伴う音声復号回路の切替時に、音声復号回路からの復号音声信号を抑圧することなく、かつ不連続感のない切り替えを可能にする。 - 特許庁

An optical receiving circuit 321 converts the optical signal into an electric signal to generate a parallel data signal, and transfers the parallel data signal to a decoding circuit 323 through a switching circuit 322, and the decoding circuit 323 decodes the parallel data signal and performs skew correction.例文帳に追加

光受信回路３２１は、光信号を電気信号に変換して並列データ信号を生成し、スイッチ回路３２２を介して復号回路３２３に転送し、復号回路３２３は、並列データ信号の復号及びスキュー補正を行う。 - 特許庁

A delay circuit 14 adjusting respectively delay time of decoding signals D1-D5 is provided between a decoding circuit 10 and a latch circuit 15 so that dispersion of a setup/hold characteristic of decoded signals D1-D5 to which input signals CSB, RASB, CASB, WEB outputted from the decoding circuit 10 are decoded is less.例文帳に追加

デコード回路１０とラッチ回路１５との間には、デコード回路１０から出力される入力信号ＣＳＢ，ＲＡＳＢ，ＣＡＳＢ，ＷＥＢをデコードしたデコード信号Ｄ１〜Ｄ５のセットアップ・ホールド特性のバラツキを小さくするように該デコード信号Ｄ１〜Ｄ５の遅延時間をそれぞれ調整する遅延回路１４が備えられている。 - 特許庁

After error correction decoding is made by the error correction decoding circuit 11, a comparator 14 compares error correction encoding data A from the error correction encoding circuit 13 with data B obtained by delaying input data through the delay regulation circuit 12 and counts the number of points subjected to error correction by the error correction decoding circuit 11.例文帳に追加

比較器１４には誤り訂正内復号回路１１で誤り訂正内復号した後に、誤り訂正符号化回路１３で誤り訂正内符号化を処理したデータＡと、入力データを遅延調整回路１２で遅延したデータＢとを比較し、誤り訂正内復号回路１１で誤り訂正された個数をカウントする。 - 特許庁

A TMCC decoder 47 decodes the TMCC signal from a signal, which is outputted from the Viterbi decoding circuit 44 and inputted through a deinterleave circuit 45 and a Reed-Solomon decoding circuit 46, extracts transmission control information such as the modulating system or encoding rate of the main signal and outputs it to the demapping circuit 43 and the Viterbi decoding circuit 44.例文帳に追加

ＴＭＣＣデコーダ４７は、ビタビ復号回路４４から出力され、デインターリーブ回路４５、リードソロモン復号回路４６を介して入力された信号からＴＭＣＣ信号をデコードし、上記主信号の変調方式や符号化率などの伝送制御情報を抽出し、デマッピング回路４３とビタビ復号回路４４に出力する。 - 特許庁