「decoding circuit」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A land prepit (LPP) signal contained in a reproduction signal of the optical disk 10 is extracted by an address decoding circuit 28.例文帳に追加

アドレスデコード回路２８は、光ディスク１０の再生信号に含まれるランドプリピット（ＬＰＰ）信号を抽出する。 - 特許庁

To provide a circuit for decoding a Manchester-encoded transmission signal while suppressing the increase of errors.例文帳に追加

マンチェスタ符号化された伝送信号をエラーの増加を抑えて復号するための回路を提供することである。 - 特許庁

Thus, the need of a decoding circuit for performing conversion from the nonlinearly converted digital data to linearly converted digital data is eliminated.例文帳に追加

これにより、非直線変換デジタルデータから直線変換デジタルデータへ変換するデコード回路が不要となる。 - 特許庁

To provide a complex encoding apparatus and complex decoding apparatus capable of reducing an entire circuit scale.例文帳に追加

全体の回路規模を低減することができる複素符号化装置及び複素復号装置を提供すること。 - 特許庁

To speed up an operation of a data bus, in an error decoding circuit, a control method of the data bus and a data bus system.例文帳に追加

誤り復号回路、データバスの制御方法、及びデータバスシステムにおいて、データバスの動作を高速化すること。 - 特許庁

A decoder circuit generates a decoding pulse DP for which an activation period is set according to an n-bit video signal.例文帳に追加

デコード回路は、ｎビットの映像信号に応じて活性化期間が設定されるデコードパルスＤＰを生成する。 - 特許庁

To provide an image processing method and an image processor that can reduce a processing time, a circuit scale required for coding and decoding and a cost such as power consumption.例文帳に追加

符号化及び復号化にかかる処理時間、回路規模、消費電力等のコストを軽減すること。 - 特許庁

An error correction circuit 10 used by an OFDM receiver corrects an error by soft decision Viterbi decoding.例文帳に追加

ＯＦＤＭ受信装置で用いられるエラー訂正回路１０は、軟判定ビタビ復号によりエラー訂正を行う。 - 特許庁

The soft output decoding circuit 90 outputs a delayed edge signal PDIL to an interleaver.例文帳に追加

軟出力復号回路９０は、遅延させて得られた遅延エッジ信号ＰＤＩＬを、インターリーバに対して出力する。 - 特許庁

A decoding circuit (460) decodes input/output designators of the memory cells having defects and memory cells having no defect.例文帳に追加

デコーディング回路（４６０）は、欠陥の有るメモリセルと欠陥の無いメモリセルの各々の入出力指示子をデコードする。 - 特許庁

To provide a method and a device for Hofmann decoding which requires small memory capacity and a small circuit scale.例文帳に追加

必要とするメモリ容量および回路規模が少ないハフマン復号方法および復号装置を提供する。 - 特許庁

FUNCTIONAL MODULE FOR EXECUTING EITHER MOVING PICTURE CODING OR DECODING AND SEMICONDUCTOR INTEGRATED CIRCUIT CONTAINING THE SAME例文帳に追加

動画符号化と動画復号とのいずれかを実行する機能モジュールおよびそれを含む半導体集積回路 - 特許庁

Quantization information is inputted to a quantization characteristic reproducing circuit for inverse quantization on a decoding side.例文帳に追加

復号側での逆量子化を行うための量子化特性再生回路に、量子化情報が入力される。 - 特許庁

In this image sensor, a TX decoding part 31 which generates a transfer signal TX<3:0>includes a latch circuit.例文帳に追加

このイメージセンサでは、転送信号ＴＸ＜３：０＞を生成するＴＸ用デコード部３１はラッチ回路を含む。 - 特許庁

To reduce a decoding processing time of a check matrix of a low-density parity-check code without increasing a circuit scale.例文帳に追加

回路規模を増加することなく、低密度パリティ検査符号の検査行列の復号処理時間を短縮する。 - 特許庁

A clock control part 13 is regularly interrupting the supply of the clock pulse to the decoding circuit 16, but switched to a state for supplying the clock pulse to the decoding circuit 16 when the trigger signal St is outputted from the waveform detection circuit 12.例文帳に追加

クロック制御部１３は、常時においては復調回路１６に対するクロックパルスの供給を遮断しているが、波形検出回路１２からトリガ信号Ｓｔが出力されたときに、復調回路１６に対してクロックパルスを供給した状態に切り換わる。 - 特許庁

To provide a programmable controller where the circuit quantity and the parts quantity of decoding circuit/element and a microcode peripheral circuit can be reduced.例文帳に追加

ラダーシーケンス演算を実行するプログラマブルコントローラにおいて、命令のデコードはマッピングメモリ素子やロジック素子を使用して行うため、デコード回路／素子および周辺回路の回路量や部品量が増す。 - 特許庁

A signal synthesizing circuit 20 generates a synthesized signal Sd as an AND between a carrier signal Sc from the coding circuit 15 and an output signal SA from the coding/decoding circuit 14.例文帳に追加

信号合成回路２０は、符号化回路１５からのキャリア信号Ｓｃと符号化／復号化回路１４の出力信号ＳＡとの論理積である合成信号Ｓｄを生成する。 - 特許庁

The power control part 40 stops supplying power to the power control parts 38 and 39, the control circuit 33, a pre-decoding circuit 34 and an input circuit 35 when the memory module is on standby.例文帳に追加

電源制御部４０は、メモリモジュールのスタンバイ時に、電源制御部３８，３９、制御回路３３、プリデコード回路３４、および入力回路３５への電源供給を停止する。 - 特許庁

Furthermore, the USB interface circuit 30 is provided with a circuit 166 for decoding the protocol information and a circuit for communicating the data information to the address space, in response to the protocol information.例文帳に追加

ＵＳＢインタフェース回路３０はまた、前記プロトコル情報をデコードする回路１６６と、前記データ情報を前記プロトコル情報に応答して前記アドレス空間へ通信する回路と、を含む。 - 特許庁

Every time a code buffer circuit 25 stores N sets of codes corresponding to digital information received sequentially from an input terminal 21, the code buffer circuit 25 gives the N sets of the stored codes to a decoding circuit 27.例文帳に追加

符号バッファ回路25は、入力端子21から順次入力されるデジタル情報に対応する符号をN個蓄積する毎に、蓄積したN個の符号を復号回路27に渡す。 - 特許庁

The advance training information (training information produced from past frame reception) is used for 'over frame training' for such units as a past equalizer, a timing decoding circuit, an AGC circuit and an echo canceller.例文帳に追加

アドバンストレーニング情報は、前のフレーム受信から生じる、たとえば、過去イコライザ、タイミング復元回路、ＡＧＣ回路、エコーキャンセラ値とすることができる。 - 特許庁

Use of a decoding circuit or an encoding circuit for input/output about the floor control part 21 and the car control part 31 can save further wiring.例文帳に追加

フロア制御部２１，かご制御部３１の入出力に当たり、デコード回路やエンコード回路を用いることにより、更なる省配線化が可能である。 - 特許庁

The decoding arithmetic circuit 107 decodes a transmission signal from the communication opposite party group on the basis of the received signal and the receiver side channel response matrix received from the circuit 107.例文帳に追加

復号演算回路１０７は、入力された受信信号と受信側チャネル応答行列から、通信相手グループからの送信信号を復号する。 - 特許庁

To provide a circuit for decoding multi-channel TV sound signals without the need for manual adjustment at the time of manufacture and for automatic adjustment using an additional circuit.例文帳に追加

製造時のマニュアル調整および追加回路による自動調整を必要とすることなく、マルチチャンネルＴＶ音声信号をデコードする回路を提供する。 - 特許庁

The third data latch circuit 56 which supplies the display data to a decoding circuit 70 updates the holding display data corresponding to the activation of the detection signal GOFF.例文帳に追加

デコード回路７０に表示データを供給する第３データラッチ回路５６は、その検出信号ＧＯＦＦの活性化に応じて、保持する表示データを更新する。 - 特許庁

To provide a programmable logic circuit capable of securing confidential design information with encrypted configuration data, without using a decoding circuit for exclusive use.例文帳に追加

専用の復号回路を用いることなく、暗号化されたコンフィギュレーションデータにより設計情報の秘匿性を確保可能なプログラマブル論理回路を提供する。 - 特許庁

To provide a display unit whose circuit area is deterred from increasing and which is equipped with a decoding circuit with high noise resistance and can perform gradation display.例文帳に追加

回路面積の増大が抑制され、かつ、耐ノイズ性の高いデコード回路を備えた、階調表示可能な表示装置を提供することである。 - 特許庁

The signal held in the latch circuit 15 are supplied to a decoding circuit 16, and the supplied signals are converted into numeric values in accordance with the patterns of signals.例文帳に追加

さらに、このラッチ回路１５に保持された信号がデコード回路１６に供給され、信号のパターンに従って数値への変換が行われる。 - 特許庁

The decoding circuit 330 serially inputs the encoded data read from the circuit 110 to decode them and generates serial data (an,..., a1).例文帳に追加

復号化回路３３０は、データ保持回路１１０から読み出された前記符号化データをシリアル入力して復号化し、シリアルデータ｛ａ_n …ａ_1 ｝を生成する。 - 特許庁

A Reed Solomon decoding circuit 1-4 is provided with a polynomial generating circuit 10 for calculating coefficients λ_k (i| i=0, 1, ..., k-1) of the error location polynomial.例文帳に追加

リード・ソロモン復号回路１-４は、誤り位置多項式の係数λ_ｋ（ｉ｜ｉ＝０，１，…，ｋ−１）を算出する多項式生成回路１０を備えている。 - 特許庁

An entropy decoding circuit includes a coefficient register unit 443, a first entropy decoder 420, a read/write control circuit 440, and a second entropy decoder 430.例文帳に追加

エントロピー復号化回路は、係数レジスタ装置４４３、第１エントロピーデコーダ４２０、読み／書き制御回路４４０、および第２エントロピーデコーダ４３０を有する。 - 特許庁

A clock synchronous DRAM 1 has a command decoding circuit 2, an access control circuit 3 and plural banks 0-n respectively composed of clock asynchronous DRAM.例文帳に追加

クロック同期型ＤＲＡＭ１は、コマンドデコード回路２と、アクセス制御回路３と、それぞれクロック非同期型ＤＲＡＭで構成された複数のバンク０〜バンクｎを有する。 - 特許庁

A composite video signal Scomp1 is subjected to signal processing by the analog-digital conversion circuit 11 and the decoding circuit 13 based on a clock signal Sclk.例文帳に追加

コンポジットビデオ信号Ｓｃｏｍｐ１は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１１とデコーダ回路１３で信号処理される。 - 特許庁

An LDPC encoding/decoding circuit generator 2 generates an LDPC encoding/decoding circuit based on an LDPC code inspection matrix received as a candidate of an optimum solution from a multipurpose optimization device 1, transfers it to a communication path emulator, and calculates an evaluation value by executing evaluation for the generated LDPC encoding/decoding circuit and evaluation for the LDPC code inspection matrix.例文帳に追加

LDPC符号化・復号回路生成装置２は、多目的最適化装置１から最適解の候補として受け取ったLDPC符号検査行列に基づくLDPC符号化・復号回路を生成して、通信路エミュレータに渡し、かつ、生成したLDPC符号化・復号回路についての評価及びLDPC符号検査行列に対する評価を行なって評価値を算出する。 - 特許庁

In decoding side, an estimation information creating circuit 404, which is identical to the circuit used when coding, performs Markov separation with already decoded pixels in accordance with the situations of the pixels to be decoded and ambient pixels to create estimation information of decoded data, and an arithmetic decoding circuit 403 performs decoding while dynamically evaluating the estimated information based on this estimation information.例文帳に追加

復号化側は、符号化時と同じ予測情報作成回路４０４によりすでに復号された画素で復号しようとする画素の周囲の画素との状況によりマルコフ分離を行って復号データの予測情報を作成し、算術復号回路４０３が、この予測情報をもとに予測情報を動的に評価しながら復号化を行う。 - 特許庁

A de-framing circuit 13 disassembles the reproduction data into frames, a data compression decoding circuit 14 applies processing such as decoding, inverse quantization and inverse DCT for a variable length code and the result is deshuffled and outputted by using a shuffling memory 2.例文帳に追加

再生データは、デフレーミング回路１３でフレーム分解され、データ圧縮復号化回路１４で可変長符号の復号，逆量子化，逆ＤＣＴ等の処理を行い、シャフリングメモリ２を用いてデシャフリングして出力される。 - 特許庁

The second stage decoding circuit 3 corrects an error in the first stage first to K-th information systems I1-C1 to IK-C1, in which errors are decreased by the first stage decoding circuit 2, so as to further cause the number of errors to be reduced.例文帳に追加

第２段復号回路３は第１段復号回路２で誤り数が減少した第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１に対して誤り訂正を行い、さらに誤り数を減少させる。 - 特許庁

Especially, based on the encoding rule of the 1-bit information word, transition is degenerated in the state of the viterbi decoding process, and efficient decoding processing which causes no increase in circuit scale is carried out.例文帳に追加

そして特に、１ビットの情報語の符号化則に基づくことで、最尤復号過程での状態の遷移を縮退し、回路規模の肥大化を招かない効率的な復号処理を行う。 - 特許庁

To provide a receiving method and a receiver for precisely outputting reliability information, needed for soft decision decoding increasing the decoding capability of an error correction code, with simple circuit constitution.例文帳に追加

誤り訂正符号の復号能力を高める軟判定復号を行うために必要な信頼度情報を容易な回路構成で精度良く出力する受信方法及び受信機の提供。 - 特許庁

When the channel is switched, the CPU 110 judges whether there is a decoder decoding a specified video signal or not and makes the switching circuit 118 select that output if there is a decoder decoding a specified video signal.例文帳に追加

ＣＰＵ１１０は、チャンネル切替があると、指定された映像信号を復号中のデコーダがあるか否かを判定し、あれば切替回路１１８にその出力を選択させる。 - 特許庁

To provide the method for decoding an audio encoded signal, which prevents the occurrence of an aurally unnatural phenomenon in a reproduced signal even when using a decoding processing circuit having a relatively low processing speed.例文帳に追加

比較的処理速度の遅いデコード処理回路を用いても、再生信号に聴感上不自然な現象が発生しないオーディオ符号化信号の復号方法を提供する。 - 特許庁

An element decoder 50 is provided with a decoding received value selecting circuit 70 that selects decoding received values TSR to be decoded from among all the received values TR inputted.例文帳に追加

要素復号器５０は、入力される全ての受信値ＴＲの中から、復号の対象とする復号受信値ＴＳＲを選択する復号受信値選択回路７０を備える。 - 特許庁

When a video signal separated by a DEMUX 3 is given to a decoding part 4, the video signal is given to a decoding circuit 4a and a compressed signal storage area 41 in a storing part 4b.例文帳に追加

ＤＥＭＵＸ３で分離された映像信号が復号部４に与えられると、復号回路４ａ及び記憶部４ｂ内の圧縮信号記憶領域４１に与えられる。 - 特許庁

The output of the circuit 123A, and of the signals which are equalized in waveform by means of the circuit 123B and are matched in phases to the signal 123A by means of a delay element 124 are sent to an averaging circuit 125 and the average value obtained by means of the circuit 125 is sent to a Viterbi decoding section 1220 for Viterbi decoding as a series of reproduced signals.例文帳に追加

等化回路１２３Ａの出力と、等化回路１２３Ｂによって波形等化された信号は、遅延素子１２４によって位相がそろえられた後、平均化回路１２５に送られ、その平均値が、ビタビ復号部１２２０に再生信号系列として送られ、ビタビ復号が施される。 - 特許庁