「decoding circuit」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A transmission control circuit 12 is provided in each of controllers, and a transmission interface circuit 32 thereof has a coding means 9 and a decoding means 10.例文帳に追加

伝送制御回路１２は、各コントローラに設けられているものであり、その伝送インタフェース回路３２は暗号化手段９及び復号化手段１０を有している。 - 特許庁

This optical disk is decoded by the error correction decoding circuit of the CIRC4 system, and discrimination is made as to an agreement between a position which becomes an error as a result of decoding and a pattern which becomes an error in an original disk.例文帳に追加

この光ディスクをＣＩＲＣ４方式のエラー訂正復号回路で復号し、復号した結果エラーとなる位置と、オリジナルのディスクならエラーとなるパターンとが一致しているか否かを判断する。 - 特許庁

The first generation section 14 successively outputs, to the vertical side drive circuit 18, the vertical side original decoding signal 20 which is different in a value in one bit from the immediately preceding vertical side original decoding signal 20.例文帳に追加

第１発生部１４は、直前の垂直側デコード原信号２０に対して、１ビットの値だけが異なる垂直側デコード原信号２０を順次垂直側駆動回路１８に出力する。 - 特許庁

Memories 106, 107 tentatively store reference picture data or the like in the case of decoding, and a switch 108 connects either of the memories 106, 107 to the decoding circuit 109.例文帳に追加

メモリ１０６、１０７は、復号化の際に参照画像データ等を一時的に記憶するためのメモリであり、スイッチ１０８によりメモリ１０６、１０７のどちらか一方が復号化回路１０９に接続される。 - 特許庁

To provide a parity check decoding device which prevents a decrease in a processing speed while making a circuit compact without using bit serial processing and is suitable so as not to damage decoding performance.例文帳に追加

ビットシリアル処理を用いることなく回路を小型化しつつ処理速度の低下を防止するとともに、復号性能を損なわないようにするために適したパリティ検査復号装置を提供する。 - 特許庁

To provide a decoding apparatus with a reduced circuit scale using a low density parity check code suitable for correcting an error caused in a transmission path for high speed transmission of data and to provide a decoding method.例文帳に追加

データの高速伝送を行う伝送路において生じるエラーの訂正を行うのに好適な、回路規模が縮小された、低密度パリティ検査符号の復号装置および復号方法を提供する。 - 特許庁

The circuit 1 uses a default parameter to start video decoding, establishes synchronization, when acquiring the PTS and thereafter conducts accurate decoding based on the parameter included in the sequence header when acquiring the sequence header.例文帳に追加

ＰＴＳを取得すると、デフォルトのパラメータを用いてビデオの復号を開始するとともに、同期を確立し、その後、シーケンスヘッダを取得すると、シーケンスヘッダに含まれるパラメータにより正確な復号を行う。 - 特許庁

To provide an efficient encoding/decoding device that can be realized with an almost u-hold circuit scale with respect to a u-hold processing speed.例文帳に追加

ｕ倍の処理速度に対してほぼｕ倍の回路規模で実現可能な効率的な符号化／復号装置を提供する。 - 特許庁

To carry out decoding for both a DVD and HD, and a DVD using one circuit, without having to switch the mode.例文帳に追加

モードの切り替えを行うことなく、１つの回路でＤＶＤとＨＤ ＤＶＤの双方の復号を行えるようにする。 - 特許庁

A gradation pattern decoding circuit 20 decodes and outputs a gradation pattern based on the gradations corresponding to the converted gradation data.例文帳に追加

階調パターンデコード回路２０は、変換された階調データに対応した階調に基づいて階調パターンをデコード出力する。 - 特許庁

An ECC cell P1 is arranged at the central part of a cell array other than the remote end part of a word line 6 of a X decoding circuit 3.例文帳に追加

ＥＣＣセルＰ１を、Ｘデコード回路３に対して、ワード線６の遠端部以外のセルアレイの中央部に配置する。 - 特許庁

The decoding circuit receives a code reception sequence via an input output interface 1, and communication channel value memories 2A, 2B, 2C store the sequence.例文帳に追加

入出力インタフェース１を介して符号受信系列が入力され、通信路値メモリ２Ａ，２Ｂ，２Ｃに格納される。 - 特許庁

The driving circuit supplies the boosted voltages to the first, second and third decoding circuits and the first and second local driver circuits.例文帳に追加

駆動回路は、昇圧電圧を第１、第２及び第３デコーディング回路と第１、第２ローカル駆動回路とに供給する。 - 特許庁

Since the interface section uses the decoding section to extract required data from the data in 2N-bits, the circuit scale can be reduced.例文帳に追加

インタフェース部は、長さ２Ｎビットのデータから復号化部で必要なデータを取り出すので、回路規模を小さくすることができる。 - 特許庁

To actualize a decoding apparatus for outputting images having completed desired distortion removing processes with addition of a small-sized circuit and a memory.例文帳に追加

小さな回路・メモリの追加で、任意の歪除去処理を施した画像を出力する復号化装置を実現すること。 - 特許庁

The power source wiring formed in a pre-decoding signal wiring block 30 is shared with first and second row decoder circuit blocks.例文帳に追加

プリデコード信号配線ブロック３０に形成された電源配線は、第１及び第２のロウデコーダ回路ブロックで共用される。 - 特許庁

To perform correction encoding and decoding by a concatenated coding modulation mode of small circuit scale and high-performance.例文帳に追加

回路規模が小さく且つ高い性能での縦列連接符号化変調方式による誤り訂正符号化及び復号を行う。 - 特許庁

That is, a given address signal is decoded directly by a decoding circuit D, and a memory cell is activated in accordance with this decoded result.例文帳に追加

すなわち、与えられたアドレス信号をデコード回路Ｄで直接デコードし、このデコード結果に応じてメモリセルを活性化する。 - 特許庁

To suppress an increase in number of wiring lines connecting a plurality of partial circuits even when a decoding circuit is composed of the plurality of partial processing circuits.例文帳に追加

復号回路を複数の部分処理回路で構成しても、複数の部分回路同士を繋ぐ配線数の増加を抑える。 - 特許庁

When the memory test of a DRAM macro 2 is performed, a macro selection signal MSL is input into a decode circuit DC2 for decoding.例文帳に追加

ＤＲＡＭマクロ２に対してメモリテストを行う場合、マクロ選択信号ＭＳＬをデコード回路ＤＣ２に入力してデコードする。 - 特許庁

To make encryption processing (or decoding processing) of the real-time data in a small circuit scale for two or more channels.例文帳に追加

小さな回路規模で、複数チャネルのリアルタイムデータの暗号化処理（または復号化処理）が可能なデータ処理装置を提供する - 特許庁

To reduce the number of pins of an LSI and the number of components of a peripheral circuit by performing DV decoding process with single clock.例文帳に追加

単一のクロックでＤＶデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減する。 - 特許庁

The logical processing is executed depending on reproducibility of the signal of each recording layer in each decoding part of a demodulation circuit 105.例文帳に追加

論理処理は、復調回路１０５における各デコーダ部にて各記録層の信号を再生可能か否かによって行う。 - 特許庁

Further, a power scalable video apparatus, an integrated circuit chip for the video decoding system and a graphical user interface are also provided.例文帳に追加

さらに、パワースケーリング可能なビデオ装置、ビデオ復号化システム用の集積回路チップ、及びグラフィカルユーザインタフェースも提供する。 - 特許庁

The decoding method and circuit decode thus reproduced channel data having the limited amount of bits into the original data.例文帳に追加

復号方法およびその回路は、そのように再生された有限ビット数のチャネルデータを、有限ビット数の原データへと復号する。 - 特許庁

A video output circuit 9 properly transfers reproduction picture data of the reference picture from the decoding frame memory to the display frame memory.例文帳に追加

ビデオ出力回路（９）は、参照画像の再生画像データを復号用フレームメモリから表示用フレームメモリに適宜転送する。 - 特許庁

A register on the side of the microcomputer being the host can be reduced by connecting an address decoding circuit 7 for designating which part of the register 4 of 144 bit for temporarily storing CD text data of 1 pack consisting of 144 bit to access and a CD text interface circuit 6 consisting of a selector circuit 8 for selecting data designated by the address decoding circuit.例文帳に追加

１４４ビット１パックのＣＤテキストデータを一時的に格納する１４４ビットのレジスタ４のどこにアクセスするかを指定するアドレスデコード回路７と、前記アドレスデコード回路で指定されたデータを選択するセレクタ回路８からなるＣＤテキストインターフェース回路６を接続することによって、ホストであるマイコン側のレジスタを削減できる。 - 特許庁

To provide a standard-wave decoding circuit by which a code is decoded precisely and in which the time can be corrected on the basis of correct time data, to provide a marker detection circuit and to provide a radio-controlled timepiece regarding the standard-wave decoding circuit, the marker detection circuit and the radio-controlled timepiece which detect standard waves so as to acquire time information.例文帳に追加

標準電波を検出して、時刻情報を取得するための標準電波デコード回路及びマーカ検出回路並びに電波時計に関し、符号を正確に検出し、正しい時刻データにより時刻を修正できる標準電波デコード回路及びマーカ検出回路並びに電波時計を提供することを目的とする。 - 特許庁

The emulation circuit is provided with a data register circuit 22, a decoded address register circuit 23 and a status register circuit 24 to be accessed from the LSI test program(TP) and from an emulation program(EP) separately from the LSI test program and equivalent to a register of an LSI, an address decoding circuit 21, a timer circuit 26, and first and second interruption circuits 25, 27.例文帳に追加

ＬＳＩテストプログラム（ＴＰ）およびこれとは別にエミュレーションプログラム（ＥＰ）からそれぞれアクセスできる、ＬＳＩのレジスタに相当するデータレジスタ回路２２、デコードアドレスレジスタ回路２３およびステータスレジスタ回路２４と、アドレスデコード回路２１と、タイマー回路２６と、第１および第２割り込み回路２５、２７とを備えている。 - 特許庁

When the circuit 34 cannot find the code word D_2, a hard decision circuit 38 applies hard decision to the U_k1, and a calculation circuit 40 decodes (error correction) the result of decision by the circuit 38, by an algebraic operation to calculate the W_k1, on the basis of the decoding result.例文帳に追加

回路３４が符号語Ｄ_２を発見できない場合、硬判定回路３８はＵ_ｋ１を硬判定し、計算回路４０は、回路３８の判定結果を代数演算で復号（誤り訂正）し、その復号結果によりＷ_ｋ１を計算する。 - 特許庁

A decoding time stamp (DTS) creating unit 17 creates decoding time stamp information for indicating timing to read a compression data in an input buffer 22a of a decoding side, according to a prediction coding data amount for each channel, and a formatting circuit 19 formats it into a packet which has a packet header including the decoding time stamp information, and a user data including the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A decoding time stamp (DTS) generating unit 17 generates decoding time stamp information, indicating the timing for reading compressed data in an input buffer 22a on a decoding side, according to the prediction coding data amount for each channel, and a formatting circuit 19 performs formatting, to create a data structure having a packet header including the decoding time stamp information and a packet containing user data containing the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a storage circuit 155 for receiving data and delay storing both receiving data for decoding, i.e., a selected receiving value and a priori probability information RAP, and data for delay, i.e., a receiving value TR.例文帳に追加

要素復号器における軟出力復号回路９０は、復号に用いる受信データである選択受信値及び事前確率情報ＲＡＰと、遅延用のデータである受信値ＴＲとを、ともに記憶する受信データ及び遅延用記憶回路１５５を有する。 - 特許庁

In addition, the LDPC encoding/decoding circuit generator 2 receives an evaluation result of the LDPC encoding/decoding circuit from the communication path emulator 3, and adds the internally-calculated evaluation value thereto to be output to the multipurpose optimization device 1 as an LDPC code inspection matrix evaluation value.例文帳に追加

さらに、LDPC符号化・復号回路生成装置２は、通信路エミュレータ３からLDPC符号化・復号回路の評価結果を受け取り、それに内部で算出した前記評価値を合わせて、LDPC符号検査行列評価値として多目的最適化装置１に出力する。 - 特許庁

To provide image encoding/decoding devices and an integrated circuit device that have reduced deterioration in image quality by encoding and decoding an edge part where density considerably changes in such a manner that the edge part does not depend on the immediately previous pixel, instead by encoding or decoding an image in units of blocks.例文帳に追加

画像をブロック単位で符号化又は復号化せず、更に、濃淡が大きく変化するエッジ部分は直前画素とは依存関係のない符号化を行い復号化することで画質劣化を低減した画像符号化・復号化装置及び集積回路装置を提供する。 - 特許庁

To solve the problem of the increase of a circuit scale for encoding or decoding by dispensing with the code correspondence table of LTU structure where respective pieces of data before and after encoding or decoding correspond with each other even in the case of encoding or decoding using a variable length code.例文帳に追加

可変長符号を用いた符号化または復号化を行う場合であっても、符号化または復号化前後の各データが互いに対応付けられたＬＵＴ構造の符号対応表を不要とすることで、符号化または復号化のための回路規模大型化の問題を解消可能にする。 - 特許庁

In a display circuit, one second is added to the time converted and outputted by the decoding circuit, and the time is displayed on the slave timepiece simultaneously with the detection of the leading time data bit of the next time code data by the leading time data bit detection circuit.例文帳に追加

表示回路では、解読回路で変換し出された時刻に１秒足し、先端時刻データビット検出回路で次の時刻コードデータの先端時刻データビットの検出と同時に子時計に時刻を表示する。 - 特許庁

A decoding control circuit 326 activates the majority discrimination circuit 322, if number of patterns used by the original TFCI is a threshold or larger or activates the maximum likelihood sequence estimate circuit 323, if it is smaller than the threshold respectively.例文帳に追加

復号制御回路３２６は、元ＴＦＣＩの使用パターン数がしきい値以上であれば多数決判定回路３２２を、またしきい値よりも少なければ最尤系列推定回路３２３をそれぞれ有効とする。 - 特許庁

Then, when a command for simultaneously inputting the address signal to the row decoding circuit 12 and the column decoding circuit 13 is inputted to a command generating circuit 18, the signal stored in the latch 15 is selected in the multiplexer 16 to be outputted and also the sectectors 12, 17 are set to output states.例文帳に追加

そしてアドレス信号を行デコード回路１２及び列デコード回路１３に同時に入力するためのコマンドがコマンド発生回路１８に入力されたとき、マルチプレクサ１６ではラッチ回路１５に記憶された信号が選択、出力され、さらにセレクタ１２、１７が出力状態に設定される。 - 特許庁

A monitor circuit 2 for monitoring decoded data on the signal line 4 is provided for the device constituted so as to transmit the data decoded by a decoding circuit for decoding encoded data to a reproduction circuit 3 for reproducing the decoded data by using the signal line 4 wired on the lower layer of a multilayer substrate 10.例文帳に追加

暗号化されたデータの復号化を行う復号化回路１が復号化したデータを、この復号化されたデータを再生する再生回路３へ、多層基板１０の下層に配線された信号線４を用いて送信するように構成された機器に、信号線４上の復号化データのモニターを行うモニター回路２が設けられる。 - 特許庁

To solve a problem of a conventional image decoding apparatus having difficulties in improvement of an arithmetic processing speed in excess of a predetermined arithmetic operation time and reduction of the power consumption because an inverse quantization circuit and an inverse discrete cosine transform circuit of the conventional image decoding apparatus entirely compute all DCT factors to make the computing complexity per circuit constant resulting in holding the arithmetic operation time constant.例文帳に追加

従来の画像復号装置では、逆量子化回路と逆離散コサイン変換回路は全てのＤＣＴ係数を全部演算することで一回路当りの演算量を一定としているため、演算時間が一定となり、これ以上の演算速度の向上や消費電力の削減が難しい。 - 特許庁

Initialization commands (NR) given from a command input buffer 2 are decoded, initialization operation mode indicating signals are generated by an initialization command decoding circuit 3a, when all of these initialization operation mode indicating signals are made active states in the prescribed sequence, a normal command decoding circuit 3b is activated by an initial setting control circuit 3c.例文帳に追加

コマンド入力バッファ（２）から与えられる初期化コマンド（ＮＲ）をデコードし、初期化動作モード指示信号を初期化コマンドデコード回路（３ａ）から発生し、この初期化動作モード指示信号が所定のシーケンスですべて活性状態とされたときに、初期設定制御回路（３ｃ）により、通常コマンドデコード回路（３ｂ）を能動化する。 - 特許庁

In the case of decoding, when the copy generation management information used by an encryption decoding circuit 10 differs from the copy generation management information depicted by electronic watermark information detected by an electronic watermark detection circuit 20, an electronic watermark update circuit 30 updates the electronic watermark information so that both the copy generation management information sets are matched with each other.例文帳に追加

復号時、暗号解読回路（１０）で用いた世代管理情報と電子透かし検出回路（２０）で検出した電子透かし情報が示す世代管理情報が異なる場合には、世代管理情報が一致するように電子透かし更新回路（３０）で電子透かし情報を更新する。 - 特許庁

To perform error concealment processing, when a decoding error is detected, without causing significant adding and modification of circuits or increasing the circuit scale.例文帳に追加

回路の大幅な追加変更や回路規模を増大させることなく、復号エラーが検出された際にエラーコンシールメント処理を行うこと。 - 特許庁

To provide a test apparatus capable of verifying operations of a decoding circuit by using a memory with a storage capacity smaller than that of prior arts.例文帳に追加

従来に比べて小さな記憶容量のメモリを用いて、復号回路の動作検証行うことができるテスト装置を提供する。 - 特許庁