| 例文 |
decoding circuitの部分一致の例文一覧と使い方
該当件数 : 1118件
The TS reproducing circuit 17 is provided with a buffer 17, a writing address counter 22 for writing a packet outputted from a transmission path decoding circuit into the buffer 17, a reading address counter 23 for reading the packet from the buffer 17 to output the smoothed TS, and a determining circuit 30 for synchronizing the multiplexed frame of the TS with an OFDM frame delayed by a transmission path decoding time.例文帳に追加
TS再生回路17は、バッファ17と、バッファ17に対して伝送路復号回路から出力されたパケットを書き込む書き込みアドレスカウンタ22と、バッファ17からパケットを読み出し、スムージングしたTSを出力する読み出しアドレスカウンタ23と、TSの多重フレームと伝送路復号時間分の遅延をしたOFDMフレームとを同期させる判定回路30とを備えている。 - 特許庁
This device includes a memory array, a decoder circuit for asserting a decoding signal for selecting an access position in the memory cell array in response to an address signal supplied from the outside, and a circuit for setting the decoding signal of the decoder circuit in an asserted state irrespective of the value of the address signal in response to the assertion of a standby signal supplied from the outside.例文帳に追加
半導体記憶装置は、メモリセルアレイと、外部から供給されるアドレス信号に応答して、該メモリセルアレイ内のアクセス位置を選択するデコード信号をアサートするデコーダ回路と、外部から供給されるスタンバイ信号のアサートに応答して、該デコーダ回路の該デコード信号を該アドレス信号の値に関わらずにアサート状態にする回路を含むことを特徴とする。 - 特許庁
Thus, the switching of the resultant resistance is operated by the first switch circuit 15-1 and the second switch circuit 15-2 so that the trimming of the resistance can be realized, and decoder for decoding the inputting digital signal can be unnecessitated.例文帳に追加
このように第1スイッチ回路及び第2スイッチ回路によって合成抵抗値の切り換えが行われることで、抵抗値のトリミングが可能とされ、入力されたディジタル信号をデコードするためのデコーダを不要とする。 - 特許庁
A reproduction device 106 outputs the encoded image signal reproduced from the recording medium 105 to a decoding circuit 107, and outputs the interested region information signal to a interested region emphasis control circuit 109.例文帳に追加
再生装置106は、記録媒体105から再生した符号化画像信号を復号化回路107へ出力し、注目領域情報信号を注目領域強調制御回路109へ出力する。 - 特許庁
The decoder decodes the control signal generated by a control circuit disposed in a tool for evaluation based on the detected signal by the temperature sensor, and selects a heat generating circuit to be operated according to a decoding result every block.例文帳に追加
デコーダは、温度センサによる検出信号に基づいて、評価用治具に備えられた制御回路が生成した制御信号をデコードして、デコード結果に応じて動作させるべき発熱回路をブロック単位で選択する。 - 特許庁
A code synchronous and serial/parallel conversion circuit 1 synchronizes codes and converts a receiving system Y into information systems I1 to IK and a testing system P in serial and parallel, and outputs them to a first stage decoding circuit 2.例文帳に追加
符号同期及び直列/並列変換回路1は符号同期をとり、受信系列Yを情報系列I1〜IKと検査系列Pとに直列/並列変換し、第1段復号回路2に出力する。 - 特許庁
Each of a display driver 12 and a key input driver 16 determines the row address of an LED display circuit 15 or a key input circuit 17 by decoding the line address, and carries out matrix driving according to the column data and the row address.例文帳に追加
表示用ドライバ12やキー入力ドライバ16はラインアドレスのデコードでLED表示回路15やキー入力回路17の行アドレスを決定し、列データと行アドレスによるマトリックス駆動を行う。 - 特許庁
From writing data input from a data I/O control circuit 110, data of a bit number to be written and data of the remaining number of bits input from the error correction decoding circuit 2 are selected and output.例文帳に追加
データI/O制御回路110から入力される書き込みデータのうち書き込もうとするビット数のデータと、誤り訂正復号化回路2から入力される残りのビット数のデータとを選択して出力する。 - 特許庁
A band control circuit 117 for receiving a TMCC signal generated by a TMCC decoding circuit 116 generates a band control signal representing the band of a signal received by a tuner 101.例文帳に追加
TMCC復号回路116で生成されたTMCC信号が入力された帯域制御回路117において、チューナー101で受信した信号の帯域を表す帯域制御信号を生成する。 - 特許庁
Encoded data which are temporarily generated on the basis of a digital audio signal or the like are supplied to a decoding circuit 802 through a terminal 801, and the circuit 802 partially decodes this encoded data to generate a PCM sample.例文帳に追加
復号化回路802は、ディジタルオーディオ信号等に基づいて一旦形成された符号化データを端子801を介して供給され、かかる符号化データを部分的に復号化してPCMサンプルを生成する。 - 特許庁
The gray code counter has four DFFs 11, 12, 13, 14 for holding respective bits Q3, Q2, Q1, Q0 of a gray code, a reference bit creation circuit 30 for creating a reference bit Qb, and a decode circuit for decoding Qb, Q0, Q1.例文帳に追加
グレイコードカウンタは、グレイコードの各ビットQ3,Q2,Q1,Q0を保持する4つのDFF11,12,13,14、参照ビットQbを作成するための参照ビット作成回路30、(Qb,Q0,Q1)をデコードするデコード回路を備えている。 - 特許庁
The data recording and reproducing apparatus 20 comprises: a demodulation circuit 38 for demodulating data reproduced from a disk 10; a buffer memory 42 for receiving a demodulation output via an error correction decoding circuit 40; and a control section 35 for controlling them.例文帳に追加
ディスク10より再生されたデータを復調する復調回路38と、復調出力がエラー訂正復号化回路40を介して供給されるバッファメモリ42と、その制御部35とで構成される。 - 特許庁
The JPEG encoded data are made into quantized DCT coefficient (quantization DCT coefficient) by entropy decoding and supplied to a predictive tap extracting circuit 41 and a class tap extracting circuit 42.例文帳に追加
JPEG符号化されたデータは、エントロピー復号されることにより、量子化されたDCT係数(量子化DCT係数)とされ、予測タップ抽出回路41およびクラスタップ抽出回路42に供給される。 - 特許庁
The electronic watermark embedding device is provided with a decoding circuit 1 for an encoded signal S101, an electronic watermark inserting circuit 2, and an encoding circuit 3.例文帳に追加
符号化信号S101のデコード回路1と、電子透かし挿入回路2と、エンコード回路3とを有し、符号化信号のデコード時に得られる元符号化パラメータを使って、符号化信号の再符号化を行う構成で、低コストで高品位な電子透かし埋め込み装置を提供できる。 - 特許庁
A DTS generator 17 generates decoding time stamp information representative of the timing where compressed data in a decoding-side input buffer 22a are read out according to predictively encoded data amounts by channels, and a formatting circuit 19 formats the speech signal into packets each having a packet header including decoding time stamp information and user data including compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generating unit 17 generates decoding time stamp information, indicating the timing for reading compression data in a decoding side input buffer 22a, in response to the predictively encoded data amount at each channel, and a formatting circuit 19 formats a packet header, containing the decoding time stamp information and a packet which has user data containing the compression data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data from a decoding-side input buffer 22a according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS(digital theafter system) generator 17 generates the decoding time stamp information showing the timing of reading a compressed data within a decoding- side input buffer according to the quantity of the predictively coded data for each channel, and a format formation circuit 19 formats it to a packet header including the decoding time stamp information and a packet having the user data including the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data in a decoding-side input buffer 22a according to the amount of predictively encoded data by channels, and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS (Digital Theater System) generator 17 generates decoding time stamp information showing timing for reading compressed data in an input buffer 22a at the decoding side according to a predictively encoded data quantity for each channel, and a formatting circuit 19 formats a packet having user data including a packet header with the decoding time stamp information included therein and the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generation unit 17 generates decoding time stamp information for indicating timing for reading a compression data in an input buffer 22a of a decoding side in response to data amount of prediction coding for each channel, and a format circuit 19 makes a packet format which includes a packet header including the decoding time stamp information, and a user data including the compression data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats it into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS producing unit 17 produces decoding time stamp information showing a timing for reading compressed data in an input buffer 22a on the decoding side according to a predictively encoded data amount of each channel, and a formatting circuit 19 formats a packet header containing the decoding time stamp information and a packet with a user data containing compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS (decoding timer stamp) generator 17 generates decoding time stamp information showing timing for reading out compressed data existing in the input buffer 22a of the side of decoding according to an amount of predictively coded data for every channel and a formatting circuit 19 formats the predictively coded data into packets each of which has user data including a packet header including the coding time stamp information and compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data from a decoding-side input buffer 22a according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats the data into a packet having a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
A DTS generator 17 generates decoding time stamp information indicating the timing at which compression data in an input buffer 22a of a decoding side is read out in accordance with prediction encoding data quantity for each channel, a formatting circuit 19 formats the information into a packet header comprising decoding time stamp information and a packet having user data comprising compression data.例文帳に追加
DTS生成器17はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ22a内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路19はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
The microcomputer 5 judges whether the operation of the signal processing circuit 3 is normal or abnormal according to the answer signal A, synchronizing signal B, and decision signal C and sends a reset signal to the TDM demodulating circuit 31 and an MPEG decoding circuit 32 when judging that the operation of the signal processing circuit 3 is normal.例文帳に追加
マイクロコンピュータ5は、応答信号A、同期信号B及び判定信号Cに基づいて、信号処理回路3の動作の正常/異常を判断し、信号処理回路3の動作が異常であると判断した場合に、TDM復調回路31及びMPEG復号回路32にリセット信号を送信する。 - 特許庁
The semiconductor integrated circuit comprises one or a plurality of function blocks, a nonvolatile storage holding circuit for storing encoded license information, and a circuit for decoding the license information held in the nonvolatile storage holding circuit and controlling availability of the function block depending on the decoded license information.例文帳に追加
半導体集積回路は、1つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、不揮発性記憶保持回路が保持するライセンス情報を復号化し、復号されたライセンス情報に応じて機能ブロックの使用可及び不可を制御する復号化回路を含む - 特許庁
A branch metric storage circuit 101 specifies the internal state, a reception prediction storage circuit predicts a plurality of succeeding reception data, a comparison selection circuit 103 compares the actual reception signal with the predicted data to select data to be predicted and a decoding data storage circuit section 104 outputs decoded data in response to the selected prediction data.例文帳に追加
枝メトリック記憶回路101で内部状態を特定し、受信予測記憶回路で、次の受信データを複数予測し、比較選択回路103で、実際の受信信号との比較により予測データを選択し、その選択された予測データに応じて、復号データ記憶回路部104から復号データを出力する。 - 特許庁
To provide a multiplex encoded picture and sound signal decoding device in which the circuit scale of decoding-only LSI is reduced, cost is reduced and which correspond to an encoding sound signal adopting an LTP educing system for a sound encoding system is adopted.例文帳に追加
多重符号化画像音声復号装置において、復号専用LSIの回路規模を削減し、低価格化を図ることとともに、音声符号化方式にLTP予測方式を採用した符号化音声信号にも対応した復号装置を提供する。 - 特許庁
To provide a compressed data transmitting device and a compressed data transmission method capable of transmitting compressed coded data to a decoding processor at appropriate timing without interposing an exclusive interface between the decoding processor and its pre-stage circuit.例文帳に追加
復号化処理部とその前段の回路との間に専用のインターフェースを介在させることなく、圧縮符号化データを復号化処理部に適切なタイミングで転送することができるようにした圧縮データ転送装置及び圧縮データ転送方法を提供する。 - 特許庁
To provide an entropy decoder used for the case with the configuration of an image decoding apparatus in compliance with the JPEG 2000 system or like, that can attain high speed entropy decoding arithmetic operations and reduce increase in the circuit scale more than the case with provision of a probability generating section.例文帳に追加
JPEG2000方式の画像復号装置を構成する場合等に用いるエントロピ復号器に関し、エントロピ復号演算の高速化を図ることができ、しかも、回路規模の増大を確率生成部を設ける場合よりも小さく抑えるようにする。 - 特許庁
To prevent reduction of image compression ratio due to screen separation in a split image circuit which splits the screen and performs encoding or decoding per small region, and provide a small and low-cost image encoding unit or image decoding unit.例文帳に追加
画面を分割し各小領域毎に符号化あるいは復号化を行う分割画像回路において、画面分割による画像圧縮率の低下を防ぎ、しかも小型で低コストの画像符号化装置あるいは画像復号化装置を提供することを目的とする。 - 特許庁
To provide a receiving device and a receiving method, which achieves repetitive decoding for a concatenated code including a convolutional code while restraining a circuit size from increasing.例文帳に追加
畳み込み符号を含む連接符号についての繰返し復号を、回路規模の増大を抑制しつつ実現する受信装置および受信方法を提供する。 - 特許庁
To provide a decoding process circuit in which deterioration in output sound quality is suppressed even though an error is generated in audio data and to provide a mobile terminal device.例文帳に追加
音声データに誤りが生じた場合でも、出力音の品質劣化を抑制することが可能な復号処理回路および移動端末装置を提供する。 - 特許庁
To provide a multi-point controller that can make simple image synthesis display in spit of a small circuit scale without the need for H.261 video data decoding.例文帳に追加
H.261ビデオデータ復号化を行うことなく、少ない回路規模で簡易ながら画面合成表示を行うことが可能な多地点制御装置を提供する。 - 特許庁
The register file part 100 is provided with a decoding part 110 for generating a vector register control signal; a plurality of vector registers VR0 to VR3; and a reading control circuit 130.例文帳に追加
レジスタファイル部100は、ベクトルレジスタ制御信号を生成するデコード部110と、複数のベクトルレジスタVR0〜VR3と、読み出し制御回路130とを含む。 - 特許庁
Coding information is stored in a memory card 120 in the portable remote terminal 100, and a licence key decoding coding is required to a licence server 300 through a radio public circuit.例文帳に追加
携帯端末100はメモリカード120に暗号化情報を記憶し、ライセンスサーバ300に暗号化を復号化するライセンス鍵を無線公衆回線を介して要求する。 - 特許庁
In the signal evaluating device in which a data group is decoded using a maximum likelihood decoding, a path in which distance between two paths becomes a minimum value is selected by a path selecting circuit 10.例文帳に追加
最尤復号を用いてデータ系列を復号する信号評価装置において、2つのパス間の距離が最小値となるパスをパス選択回路10により選択する。 - 特許庁
To efficiently utilize a reference image buffer, reduce band width of an external memory, increase speed of motion compensation decoding processing, and reduce a circuit scale.例文帳に追加
効率的な参照画像バッファの利用を可能とし、外部メモリのバンド幅の低減と、動き補償復号化処理の高速化および回路規模の削減を実現する。 - 特許庁
To reduce a decoding circuit in a digital terrestrial broadcasting receiving apparatus, and to reduce the circuitry scale by decreasing the amount of usage of a memory.例文帳に追加
地上デジタル放送受信装置において復号回路を減少させると共に、メモリの使用量を減少させることで、回路規模を縮小させることを目的とする。 - 特許庁
Data multiplexed with a video signal outputted from the tuner 51 are decoded by a data decoding circuit 58 and stored in a data storage 72 built in the terminal 14.例文帳に追加
チューナ51から出力された映像信号に多重化されているデータがデータデコード回路58によりデコードされて、携帯情報端末14のデータストレージ72に記憶される。 - 特許庁
Each unit circuit 10c generates an arithmetic control signal OpC by decoding an instruction code and thereby regulates the contents of the arithmetic processing in the ALU 12.例文帳に追加
各単位回路10cでは、命令コードをデコードすることで演算制御信号OpCを生成し、これによってALU12での演算処理の内容を制御する。 - 特許庁
A restart marker searching circuit 28 searches an identification code denoting a position of an independent region permitting closed decoding in a region appearing next after a coding error is detected.例文帳に追加
リスタートマーカ検索回路28は、符号誤りが検出された後、次に現れる領域内に閉じた復号が可能な独立領域の位置を示す識別符号を検索する。 - 特許庁
The integrated circuit package comprises an image engine 300 configured as an IC structure having one or more activation region 308 for irradiating, capturing and decoding a decodable indicia.例文帳に追加
復号可能な証印を照射し、撮像し、復号化するための一つ以上の活性化領域308を有するIC構造として造られるイメージ・エンジン300から成る。 - 特許庁
In decoding processing SC, encrypted design data 14 after execution of design/verification processing S2 are decoded to generate the original circuit design data 15.例文帳に追加
復号化処理SCでは、設計・検証処理S2が実行された後の暗号化設計データ14に対して復号化を行い、元の回路設計データ15を生成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|