「decoding circuit」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

An error history information recording processing section 20 outputs error status data D1-D3 in erroneous operations for reception/demodulation, control signal separation/ extraction and MPEG decoding by discrete circuits (a latch circuit, three edge detection circuits, a 4-input OR circuit, a counter, an R/W address generating section).例文帳に追加

エラー履歴情報記録処理部２０が、個別回路（ラッチ回路、三つのエッジ検出回路、４入力ＯＲゲート、カウンタ、Ｒ／Ｗ・アドレス生成部）で処理した受信／復調、制御信号の分離／抽出及びＭＰＥＧデコードにおける誤り動作時のエラー状態データＤ１〜Ｄ３を出力する。 - 特許庁

The backlight control circuit 100a includes: a frequency dividing circuit 101 which divides a serial transfer clock signal clok to generate a first clock signal clk1 that is the base for a decoding signal ld; and a frequency dividing circuit 103 which divides the serial transfer clock signal clok to generate a second clock signal clk2 that is the base for a PWM pulse signal.例文帳に追加

バックライト制御回路１００ａは、シリアル転送クロック信号ｃｌｏｋを分周してデコード信号ｌｄの基となる第１のクロック信号ｃｌｋ１を生成する分周回路１０１と、シリアル転送クロック信号ｃｌｏｋを分周してＰＷＭパルス信号の基となる第２のクロック信号ｃｌｋ２を生成する分周回路１０３と、を設けた。 - 特許庁

A field discrimination circuit 2 discriminates a field of a received NTSC video signal and a field consecutive discrimination circuit 4 discriminates a still pictures mode on the basis of a field discrimination signal from the field discrimination circuit 2 so as to inhibit decoding of caption data by a closed caption decoder 5 and write of an address to a display RAM 6 in the still picture mode.例文帳に追加

フィールド判別回路２により入力されたＮＴＳＣ映像信号のフィールドを判別し、フィールド連続判別回路４によりフィールド判別回路２からのフィールド判別信号に基づいて静止画モードを判別することにより、静止画モード時にクローズドキャプションデコーダ５によるキャプションデータのデコードと表示ＲＡＭ６へのアドレスの書き込みとを禁止する。 - 特許庁

A controller 3 of this memory card is provided with a command decode circuit 6 for decoding a command issued from a host HT, a command enable register 8 in which validity and invalidity of the received command are set, and a command detection signal generating circuit 7 for detecting a valid command on the basis of a decode result of the command decode circuit 6 and a set value of the command enable register 8.例文帳に追加

メモリカードのコントローラ３には、ホストＨＴから発行されたコマンドをデコードするコマンドデコード回路６、受け取ったコマンドの有効無効が設定されたコマンドイネーブルレジスタ８、およびコマンドデコード回路６のデコード結果とコマンドイネーブルレジスタ８の設定値とに基づいて有効なコマンドを検出するコマンド検出信号生成回路７が設けられている。 - 特許庁

The wireless receiver 10 is provided with a 1st reception means consisting of a 1st reception antenna 11 and a 1st reception circuit 12, with a 2nd reception means consisting of a 2nd reception antenna 13 and a 2nd reception circuit 14, with an edge detection circuit 21, and with a changeover switch 22 that selectively connect the 1st or 2nd reception means to a decoding section 23.例文帳に追加

無線受信装置１０は、第１受信用アンテナ１１及び第１受信回路１２からなる第１受信手段と、第２受信用アンテナ１３及び第２受信回路１４からなる第２受信手段と、エッヂ検出回路２１と、第１，第２受信手段を選択的にデコード部２３に接続する切換えスイッチ２２とを備えている。 - 特許庁

In an on-vehicle device 4, when the short and small track circuit control signal carried to the rail 2 from the ground device 1 is received by a receiving antenna, and it is confirmed that all frames set in the short and small track circuit control signal has properly received, the short and small track circuit control information set in the short frame is deciphered by decoding it.例文帳に追加

車上装置４では、地上装置１からレ−ル２に流される短小軌道回路制御信号を受信アンテナで受信し、その短小軌道回路制御信号に設定された全フレ−ムを正常受信したことを確認すると、短フレ−ムに設定された短小軌道回路制御情報を復号化して解読する。 - 特許庁

A disk medium or the like is read in the forward direction in the unit of GOP consisting of I, P, B pictures, each of read picture data is decoded forward by using a decoding circuit 3, an IDC circuit 4, and a motion compensation circuit 6 and a frame memory 7 receives frame data of I picture and/or P picture from the decoded data via a switch 8.例文帳に追加

ディスク媒体等をＩ、Ｐ、ＢピクチャからなるＧＯＰ単位に順方向に読み出し、読み出された各ピクチャデータを、復号化回路３、ＩＤＣ回路４、動き補償回路６を用いて順方向に復号していき、復号されたデータからスイッチ８を介してＩピクチャ及び／又はＰピクチャのフレームデータをフレームメモリ７に取り込む。 - 特許庁

An auxiliary information detection circuit 7 detects program information superimposed on a VBI of a channel selection signal from a tuner 3, a CPU 8 applies decoding to the program information and the result is stored in an exclusive memory 11.例文帳に追加

補助情報検出回路７によりチューナ３からの選局信号のＶＢＩに重畳された番組情報が検出され、該番組情報はＣＰＵ８によるデコード処理後、専用のメモリ１１に格納される。 - 特許庁

To provide a compact integrated circuit in which a data storing function (or a latch function), a level shifting function, and a decoding function are integrated, and also to provide a source driver apparatus having a small-sized chip and reducing the time of a reliability test.例文帳に追加

データ保存機能（またはラッチ機能）、レベルシフト機能、およびデコード機能が統合されたコンパクトな集積回路を提供し、チップサイズが小さく信頼性テストの時間を減らすことができるソースドライバ装置を提供する。 - 特許庁

To provide an encoding device in which data having longer bit length are encoded appropriately for a disk device by a comparatively simple circuit, and to provide a decoder for decoding the data encoded by the encoding device.例文帳に追加

比較的簡易な回路により、より長いビット長のデータをディスク装置にとって好適に符号化できる符号化装置、及び当該符号化装置により符号化されたデータを復号する復号装置を提供する。 - 特許庁

A normal decoder 28 decodes an address that is output from the control circuit 24, and selects at least one normal memory cell in a data field and at least one memory cell in the control field on the basis of the decoding result.例文帳に追加

正規デコーダ２８は、制御回路２４から出力されるアドレスをデコードし、デコード結果に基づいて、データフィールドの少なくとも１つの正規メモリセルと、制御フィールドの少なくとも１つのメモリセルを選択する。 - 特許庁

To provide an image code decoding apparatus capable of achieving acceleration without adding any large circuit or considerable correction to a conventional device and also without requiring a large memory size even if processing a large-sized image.例文帳に追加

サイズの大きな画像を処理する際にも従来装置に対して大きな回路及び大幅な修正を加えることなく、また大きなメモリサイズを必要とせずに高速化を実現できる符号復号装置を提供する。 - 特許庁

The steering command information and the vessel speed information are read by an operation decoding circuit 5 only when the steering wheel part is changed to the manual mode for operation.例文帳に追加

操舵輪部１に舵角指令情報を出力するポテンショメータ等の手段を施し、操舵輪部を手動モードに切り替えて操作する時のみの舵角指令情報と船速情報とを演算解読回路５で解読させる。 - 特許庁

To suppress the increase of an error rate in a viterbi decoding circuit by detecting a fluctuation in the central voltage of a digital RF signal and suppressing the fluctuation in the central voltage by correcting the reference voltage of an A/D converting part.例文帳に追加

デジタルＲＦ信号の中心電圧の変動を検出し、Ａ／Ｄ変換部の基準電圧を補正して前記中心電圧の変動を抑制することにより、ビタビ復号回路のエラーレートの増加を抑制する。 - 特許庁

To realize the low-power operation of a microprocessor even in a pipeline stage of instruction decode and a pipeline stage preceding in terms of time without increasing the circuit scale and the decoding time.例文帳に追加

回路規模の増加やデコード時間の増加をすることなく、命令デコードのパイプラインステージ、および時間的に先行しているパイプラインステージに対しても、マイクロプロセッサの低電力動作を実現することを目的とする。 - 特許庁

To provide a horizontal synchronizing signal separator circuit which can automatically properly separate a horizontal synchronizing signal from a plurality of types of decoding video signals having different numbers and scanning types, etc., of scanning lines.例文帳に追加

走査線の数や走査方式などによって異なる複数種類の復号映像信号から自動的に水平同期信号を良好に分離することができる水平同期信号分離回路を提供すること。 - 特許庁

Each of independent circuits 104, 105 and 106 within a circuit system 100 in which digital signals are necessary to be interacted mutually includes encoding elements 109, 111 and 113 and decoding elements 110, 112, and 114.例文帳に追加

相互にデジタル信号をやりとりする必要のある回路のシステム１００内の独立した各回路１０４、１０５、１０６にエンコード要素１０９、１１１、１１３とデコード要素１１０、１１２、１１４が含まれる。 - 特許庁

CIRCUIT ADAPTED TO RECOVER USABLE DATA FROM PARTIALLY CORRUPTED VIDEO PACKET, METHOD OF RECOVERING DATA, AND VIDEO DECODER ADAPTED TO RECONSTRUCT CORRUPTED VIDEO DATA, OR METHOD OF DECODING VIDEO BITSTREAM例文帳に追加

部分的に破損したビデオパケットから有用なデータを回復するように適合された回路、データを回復する方法、破損したビデオデータを再構築するように適合されたビデオデコーダ、または、ビデオビットストリームを復号する方法 - 特許庁

A waveform extending circuit 16 extends a waveform by the local decoding of an already encoded frame to a next frame which is not yet encoded based on the locally decoded signal to make it the predictive signal of the next frame.例文帳に追加

波形延長回路１６は、局部復号信号に基づいて、既に符号化したフレームの局部復号による波形を、まだ符号化していない次のフレームまで延長して次のフレームの予測信号とする。 - 特許庁

An opening is formed at a predetermined intersection point and a diode is formed at the opening to constitute a logic circuit for row address decoding having one-side terminals of diodes arranged on one address electrode line in parallel.例文帳に追加

所定の交叉点に開口部を設けることによって、開口部にダイオードを形成し、一本のアドレス電極ライン上にダイオードの一方の端子を並列に配置した行アドレスデコード用の論理回路を構成する。 - 特許庁

The dummy packet insert circuit 31 ensures continuity of synchronization codes at heads of packets to be able to realize normal decoding processing even when there exists any coding section not in normal operation.例文帳に追加

ダミーパケット挿入回路３１は、パケットの先頭にある同期コードの連続性を確保することにより、正常な動作をしていない符号化部が存在する場合でも正常な復号処理を実現するものである。 - 特許庁

Encrypting modified software 3 is previously fetched in each portable telephone 5 in off-line manner, and only a key information 4, necessary for decoding, is distributed to the telephone in on-line manner via a wireless circuit from a radio base station 7.例文帳に追加

暗号化修正ソフトウェア３を、オフラインで各携帯電話機５へ予め取込んでおき、復号化に必要な鍵情報４のみを、無線基地局７を介して無線回線を用いてオンラインで配信する。 - 特許庁

Thus, respective kinds of processing such as error-correcting decoding or encoding are not required for a repeater concerning the overhead of the non-object part and termination or insertion can be easily performed so that the circuit scale of the repeater can be reduced.例文帳に追加

これにより、中継器において、非対象部分のオーバヘッドに関して，誤り訂正復号化や符号化の各処理が必要なくなって、終端や挿入が簡単に行えるので、中継器の回路規模が小となる。 - 特許庁

Concerning a turbo decoder 1 for performing turbo decoding by inputting turbo-encoded data for the unit of a block, while referring to a look-up table 20, the number of times of repetition, corresponding to an estimated signal/noise ratio, is estimated by a root mean circuit 19 and decremented by a counter part 21, so that turbo decoding is performed for that number of times of repetition.例文帳に追加

ターボ符号化されたデータをブロック単位で入力してターボ復号を行なうターボ復号器１において、ルックアップテーブル２０を参照して、二乗平均回路１９で推定された信号対雑音比に対応する繰り返し回数を推定し、カウンタ部２１でデクリメントすることにより、その繰り返し回数だけターボ復号を行なう。 - 特許庁

This decoding system eliminates division operation by applying zef logarithm to corrected-version Peterson algorithm as decoding algorithm for Reed-Solomon code, constitutes zef logarithm in nest-like structure as to a chain search which makes an error position search to reduce the circuit scale, a actualizes an efficient error correction by using a memory 506.例文帳に追加

リード・ソロモン符号の復号アルゴリズムの一つである修正版ピーターソンアルゴリズムにゼフ対数を適用することにより割り算演算を無くし、且つ誤り位置探索を行う、チェン探索に関してゼフ対数をネスト的な構造にすることで回路規模を削減し、さらにメモリを用いて効率的な誤り訂正を実現する復号化方式を提供する。 - 特許庁

A classification adaptive processing circuit 24 generates a prediction tap for a prescribed prediction arithmetic operation with a tap coefficient obtained through learning from the 1st decoding data and the 2nd decoding data and uses the prediction tap and the tap coefficient to conduct the prescribed prediction arithmetic operation and obtains a prediction value corresponding to teacher data used for a teacher in the learning.例文帳に追加

クラス分類適応処理回路２４は、学習を行うことにより求められたタップ係数との所定の予測演算を行う予測タップを、第１復号データと第２復号データから生成し、予測タップとタップ係数とを用いて、所定の予測演算を行うことにより、学習において教師として用いられた教師データに対応する予測値を求める。 - 特許庁

To provide an image processing circuit for driving liquid crystal, which can accurately correct image data and apply a suitable correction voltage to the liquid crystal without causing the influence of an error by coding and decoding, in coding and decoding the image data for reducing capacity of a frame memory.例文帳に追加

本発明は、フレームメモリの容量を削減するために画像データの符号化・復号化を行う液晶駆動用画像処理回路において、符号化・復号化の誤差の影響を生じることなく、画像データの補正を正確に行い、適切な補正電圧を液晶に印加することが可能な液晶駆動用画像処理回路を提供することを目的とする。 - 特許庁

The viterbi decoding device 21 is provided with a two-dimensional viterbi decoding circuit 5 which performs viterbi-decodings by calculating path metric based on transition of a trellis state about a plurality of rows including decoding object rows in a two-dimensional reproduced signal of page data being two-dimensionally modulated.例文帳に追加

ビタビ復号装置２１は、２次元変調されたページデータの２次元再生信号における復号対象行を含む複数行についてのトレリス状態の遷移に基づきパスメトリックを計算することによりビタビ復号する２次元ビタビ復号回路５を備え、２次元ビタビ復号回路５が上記復号対象行を含む複数行についてのトレリス状態の遷移を表すビットパターンと、上記２次元変調のパターンとに基づいて、当該トレリス状態の遷移を除去してビタビ復号する。 - 特許庁

The decoding unit 600 comprises a noise electric power arithmetic circuit 601 for computing noise electric power contained in a received signal, a gain correction value arithmetic circuit 602 for computing amplitude correction information for correcting amplitudes of the received signals based on the noise electric power, and a gain correction circuit 603 for correcting the amplitudes of the received signals based on the amplitude correction information.例文帳に追加

復号ユニット６００は、受信信号に含まれる雑音電力を演算する雑音電力演算回路６０１と、前記雑音電力に基づいて、各受信信号の振幅を修正するための振幅修正情報を演算する利得修正値演算回路６０２と、前記振幅修正情報に基づいて各受信信号の振幅を補正する利得補正回路６０３とを備える。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 156 for calculating a logarithmic likelihood Iγ representing a probability γ determined by the output pattern and receiving value of a code logarithmically for each receiving value, and a circuit 157 for distributing the logarithmic likelihood Iγ such that it corresponds to a branch on a trellis corresponding to the configuration of a code.例文帳に追加

要素復号器における軟出力復号回路９０は、受信値毎に、符号の出力パターンと受信値により決定される確率γを対数表記した対数尤度Ｉγを算出するＩγ算出回路１５６と、対数尤度Ｉγを、符号構成に応じたトレリス上の枝に対応するように分配するＩγ分配回路１５７とを備える。 - 特許庁

To solve the problem that the high speed process and the circuit integration are difficult due to the long time required for the arithmetic operation at one step unit (1 clock unit) for a viterbi decoding, etc., since the serial process is conventionally made to a serially inputted reproduction signal.例文帳に追加

従来は、シリアルに入力される再生信号に対して、シリアルに処理しているため、ビタビ復号などは１ステップ単位（１クロック単位）での演算に時間がかかるため、高速処理及び集積回路化が困難である。 - 特許庁

To provide an error correction circuit and an error correcting method to decode data with no generation of cosets by means of a trellis decoder that has (n) types of states, i.e., can perform the decoding operations in plural different types of states.例文帳に追加

ｎ種類の状態のトレリスデコーダ、つまり異なる複数種類の状態において復号を行い得るトレリスデコーダを用いて、コセットを生成せずに、データを復号する誤り訂正回路及び誤り訂正方法を提供する。 - 特許庁

The soft output decoding circuits 70 and 100 express the logarithmic maximum likelihood correspond to probability regarding the state in which there is not accessibility as -∞ on the basis of a control signal IS transmitted from the non-accessible state indication circuit 60.例文帳に追加

軟出力復号回路７０，１００は、到達不能状態指示回路６０から供給される制御信号ＩＳに基づいて、到達する可能性がない状態についての確率に相当する対数尤度を−∞として表現する。 - 特許庁

When decoding of RSS_Limited is normally completed (Yes in step A15), a control circuit of a bar code reader determines whether a predetermined distance exists between both ends of the read code pattern and both ends of a reading visual field (step A19).例文帳に追加

バーコード読取装置の制御回路は、RSS＿Limitedのデコードが正常に終了した場合は（ステップＡ１５：ＹＥＳ）、読取ったコードパターン両端と読取り視野の両端との間に所定の距離が存在するか否かを判定する（ステップＡ１９）。 - 特許庁

In this invention, a limited error signal is generated on the basis of the result of multiplying an error signal with a result of detection at a point at which a decoding result produced by a discriminator in a coefficient control circuit is inverted, to control the coefficients in an equalizer.例文帳に追加

本発明は、係数制御回路内の判定器にて作り出された復号結果が反転する点の検出結果と誤差信号を乗算した結果から制限された誤差信号を生成し等化器内の係数を制御する。 - 特許庁

To provide a soft decision decoding device capable of easily calculating bit likelihood by a small-scaled arithmetic processing circuit and providing a reproduction signal whose bit error rate characteristics are satisfactory, and radio communication equipment having the device.例文帳に追加

小規模な演算処理回路でビット尤度の算出が容易となり、ビット誤り率特性のよい再生信号を得ることができる軟判定復号装置及び、かかる軟判定復号装置を有する無線通信装置を提供する。 - 特許庁

To solve the problem that a larger circuit scale and higher cost are needed since plural mechanisms which control a reference time and frequencies for the decoding of streams and the timing of reproduction are necessary to reproduce streams having time information.例文帳に追加

時間情報を有する複数のストリームを再生するには、ストリームのデコードや再生のタイミングを取るための基準時間及び周波数の制御を行う機構が複数必要となり回路規模の増大やコストアップの要因となる。 - 特許庁

The first entropy decoder 420 reads a first stream to be decoded to perform a first entropy decoding process and writes a precess result to the coefficient register unit 443 in an adaptive scan order through the read/write control circuit 440.例文帳に追加

第１エントロピーデコーダ４２０は、符号化すべき第１ストリームを読み出して第１エントロピー復号化処理を行い、処理結果を読み／書き制御回路４４０により適応型走査順に係数レジスタ装置４４３に書き込む。 - 特許庁

To provide a clock reproducing method with which accurate clock reproduction can be performed even if a duty ratio of Manchester data is considerably varied, and a Manchester decoding method in small circuit scale with which Manchester data can be decoded without using a unique word or the like.例文帳に追加

マンチェスタデータのデューティ比が大きく変動しても、精度の良いクロック再生が可能なクロック再生方法と、ユニークワード等を用いないマンチェスタデータの復号が可能な、回路規模の小さいマンチェスタ復号方法とを提供する。 - 特許庁

A high-speed operation can be realized by utilizing a circuit configuration arranging serial bit strings into parallel that is characterized in a configuration to realize the encoding and decoding processing for each of parallel bits within one time clock at the same time.例文帳に追加

従って、シリアルなビット列をパラレルに配置する回路構成を用いることによって、各ビットをパラレルに同時に１タイムクロックで符号化処理、復号化処理を実現する構成を特徴とし、高速動作が実現される。 - 特許庁

A ROMENDA register 2j where the start addresses of CGROMs 2f and 2g are set is provided and the values of the ROMENDA register 2j are varied to display characters more than a number limited by a decoding circuit 2c.例文帳に追加

ＣＧＲＯＭ２ｆ，２ｇの開始アドレスを設定するＲＯＭＥＮＤＡレジスタ２ｊを設け、ＲＯＭＥＮＤＡレジスタ２ｊの値を変更することにより、デコード回路２ｃにより制限された数以上のキャラクタを表示できるようにする。 - 特許庁

A control circuit constituting an information code reader performs a decoding process when a movement amount of a CCD area sensor detected by an angular velocity sensor is within a prescribed range in a period during which imaging is made by the CCD area sensor.例文帳に追加

情報コード読取装置を構成する制御回路は、ＣＣＤエリアセンサによって撮像が行なわれる期間に、角速度センサによって検出されたＣＣＤエリアセンサの移動量が所定範囲内であればデコード処理を行なうよう。 - 特許庁

If the detection of the number of allocated pixels corresponding to the minimum basic width of the linear bar code finds the number of allocated pixels smaller than the predetermined numbers, the control circuit 3 selects an algorithm prioritizing reliability in decoding.例文帳に追加

また、制御回路３は、リニアバーコードの最小基本幅に対応する画素の割当数を検出した結果、画素の割当数が所定数未満である場合には、確実性を優先したアルゴリズムを選択しデコード処理を行う。 - 特許庁

A micro controller control chip 23 recognizes a header part of the signal by a decoding circuit based on the current generated by the photodiode 22 to output a starting signal for starting a micro controller 24 whose power is interrupted.例文帳に追加

マイクロコントローラ制御チップ２３は、フォトダイオード２２が発生した電流に基づいて信号のヘッダー部分をデコード処理回路によって認識し、電源遮断されたマイクロコントローラ２４を起動するための起動信号を出力する。 - 特許庁

To reduce the capacity of a FIFO for temporary storage at the time of encoding and decoding, to increase the processing speed, and to eliminate a need of extending a circuit at the time of enlarging compressed multi-level image data n times (n: integer) in the subscanning direction.例文帳に追加

符号化復号化する際に一次記憶するＦＩＦＯの容量を削減し、かつ処理速度を向上させ、さらに圧縮された多値画像データを副走査方向に整数倍拡大する際にも回路を増設しないですむ。 - 特許庁