「decoding circuit」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

In a multi-channel sound recording device sound-recording and reproducing sound signals of plural channels, the device is provided with a solid circuit 53 in which digital voice data of plural channels is time-division- processed (parallel → series conversion), and compression-encoding/expansion- decoding are performed by successive compression system.例文帳に追加

複数のチャンネルの音声信号を録音／再生する多チャンネル録音装置において、複数のチャンネルのデジタル音声データを時分割処理（並列→直列変換）し、逐次圧縮方式により圧縮符号化／伸張復号化する固体回路53を設ける。 - 特許庁

By setting the calculated signal expected value in a maximum likelihood decoding circuit, the nearer to the designation value β the calculated expected value is, the more satisfactory a reproduction error rate or a signal quality evaluation index value is made, and such adjustment to obtain the optimal recording condition of the optical disk is made possible.例文帳に追加

算出した信号期待値を最尤復号回路に設定することにより、β指定値に近いほど再生エラーレート、あるいは信号品質評価指標値が良好となり、光ディスクの最適な記録条件になるように調整することが可能となる。 - 特許庁

To provide a decoder that adopts, e.g. TCM 8PSK modulation system, where the absolute value of I and Q components of a transmission point mapping coordinate at each transmission point have different values, and simplifies the configuration of a branch metric calculation executed in the decoding process, so as to reduce the circuit scale.例文帳に追加

各送信点について送信点マッピング座標のI成分およびQ成分の絶対値が異なる値をもつような例えばTCM8PSK変調方式において、その復号過程で実施されるブランチメトリック計算の構成を簡略化し、回路規模の縮小を可能とする。 - 特許庁

Since the branch metric operation circuit 11 is able to perform branch metric operation based on the plurality of 1st target values approaching to a plurality of average values with the highest appearance frequency (having a peak in a histogram), the decoding performance can be improved rather than using a fixed target value.例文帳に追加

ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁

Since the branch metric operation circuit 11 is able to perform branch metric operation based on the plurality of 1st target values approaching to a plurality of averages values with the highest appearance frequency (having a peak in a histogram), the decoding performance can be improved rather than using a fixed target value.例文帳に追加

ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁

To provide a diversity circuit 30 which can obtain an information code with little code errors by decoding a code from an RF signal received by the best antenna at the point of that time all the time and does not increase code errors in switching an RF signal to be selected.例文帳に追加

常にその時点で最良のアンテナで受信されたＲＦ信号から符号を復号して符号誤りの少ない情報符号を得ることができしかも選択するＲＦ信号を切替える際にも符号誤りが増加しないダイバーシティ回路３０を提供する。 - 特許庁

An SF extracting circuit 35 extracts SF (characteristic information of sound of source signal) from compressed and encoded audio data to generate a feature point file, based upon the extracted SF without requiring decoding processing by an MPEG audio/video decoder 28.例文帳に追加

圧縮符号化された音声データの中からＳＦ（原音信号の音の特性情報）がＳＦ抽出回路３５により抽出され、ＭＰＥＧオーディオ／ビデオデコーダ２８での復号処理を要することなく、抽出されたＳＦに基づいて特徴点ファイルが生成される。 - 特許庁

When the result of detection by a detection circuit 13b indicates read of a DCT coefficient whose value is zero, a quantization section 13 omits quantization processing to the DCT coefficient and outputs a value 'zero' as a result of quantization to a coding decoding section 15.例文帳に追加

量子化部１３は、検出回路１３ｂの検出結果に基づいて、ゼロの値を持つＤＣＴ係数を読み出した場合に、そのＤＣＴ係数に対する量子化処理を省略するとともに、量子化結果としてゼロを符号復号部１５へ出力する。 - 特許庁

In a mobile station device 103, a received communication system control signal 401 is extracted by a communication system control signal extracting part 305, and system change for performing processing such as spatial separation or space-time decoding is performed by a receiving circuit 303.例文帳に追加

移動局装置１０３では、受信された通信方式制御信号４０１を通信方式制御信号抽出部３０５において抽出し、受信回路３０３において空間分離処理や時空間復号化等の処理を行うための方式変更を行う。 - 特許庁

The main image signal is decoded by a main image decoding circuit 301, a sub-image such as caption selected by the user and the like is decoded, combined with the main image so that these multiple image signals do not overlap and are output from the output terminal 307.例文帳に追加

主映像信号は主映像復号回路３０１により復号され、ユーザにより選択された字幕等の副映像が復号され、これら複数の映像信号が重なることがないよう主映像と合成され出力端子３０７から出力される。 - 特許庁

As the branch metric arithmetic circuit 11 can perform branch metric operation based on the plurality of first target values approaching to a plurality of average values of which the appearance frequency is the highest (have a peak value in histogram), decoding performance is improved compared with that in which a fixed target value is used.例文帳に追加

ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁

This instruction code decoding device is provided with an AND circuit 5 and a flip-flop 6 and an inverter 19 as a control signal generating means, and an instruction map selection signal 15 is generated as a control signal for switching an instruction decoder 21 and an instruction decoder 22 by the control signal generating means.例文帳に追加

制御信号生成手段としてＡＮＤ回路５とフリップフロップ６とインバータ１９とを設け、制御信号生成手段において、命令デコーダ２１と命令デコーダ２２とを切り替える為の制御信号として命令マップ選択信号１５を生成する。 - 特許庁

When a power source of a digital broadcast display device 1 is turned on, a tuner 5 receives a broadcast wave including an encoded digital broadcast signal, and a time of several to several tens seconds is required for decoding the digital broadcast signal by a microcomputer 7 for digital circuit control.例文帳に追加

デジタル放送表示装置１の電源をオンにすると、チューナ５は符号化されたデジタル放送信号を含んだ放送電波を受信し、デジタル放送信号をデジタル回路制御用マイコン７にて復号するために、数秒から数十秒の時間が必要である。 - 特許庁

Since a circuit for storing contents of a message received during absence in the mobile phone 5 of this invention temporarily stores contents of a message received during absence, the mobile phone 5 requires no real-time voice decoding processing, then an electronic exchange can transfer data at a higher speed than that of conventional voice data transmission.例文帳に追加

留守番内容は携帯電話機５内の留守番内容記憶蓄積回路に一時蓄積されるため、携帯電話機５はリアルタイムに音声復号化処理をしなくてもよく、よって通常の音声データ伝送時に比べて高速データ転送が可能となる。 - 特許庁

The semiconductor storage device activates word-line activation signals (subdecode signals), which selectes word lines in the corresponding normal block in response to the result of decoding of address signals, independently of redundancy determination by a redundancy determination circuit 20.例文帳に追加

本発明の半導体記憶装置においては、冗長判定回路２０の冗長判定と独立して、アドレス信号をデコードした結果に応答して対応するノーマルブロックにおけるワード線を選択状態とするワード線活性化信号（サブデコード信号）を活性化する。 - 特許庁

The power supply control circuit 109 includes logic 93 for generating a control signal for controlling a drain switch FET 91 by using the combination of signals not used in decoding in the combinations of signals inputted from the input terminals 41-43.例文帳に追加

電源制御回路１０９は、入力端子４１乃至４３から入力される信号の組み合わせのうち、デコード時に使用していない信号の組み合わせを用いてドレインスイッチＦＥＴ９１を制御する制御信号を生成するロジック９３を含む。 - 特許庁

Video and voice data read by a reproducing head 2 from magnetic data 1 recorded in an SDL format are amplified by a reproducing amplifier 8, sent to a demodulating ECC decoding circuit 4, error corrected, and then sent to a voice processor 5 and a video processor 7.例文帳に追加

ＳＤＬフォーマットで記録した磁気テープ１より再生ヘッド２で読み出された映像、音声データは、再生アンプ８で増幅され、復調，ＥＣＣ復号化回路４に送られ、誤り訂正が行われた後、音声処理回路５、映像処理回路７に送られる。 - 特許庁

An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加

内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路１８、２０と、シリアルパラレル変換回路１８、２０の出力をデコードし、ＤＲＡＭコア２６に対してＡＣＴ等のコマンドを出力するインターフェイス回路２２とに与えられる。 - 特許庁

In a trace-back circuit 83, the maximum likelihood path is selected, when a trace-back process takes place, based on the path selection information stored in the path memory RAM 82, and the value corresponding to each state on the maximum likelihood path is output as a decoding sequence.例文帳に追加

トレースバック回路８３においては、パスメモリ用RAM８２に格納されているパス選択情報に基づいてトレースバック処理が行われることによって最尤パスが選択され、最尤パス上にある各状態に対応する値を復号系列として出力される。 - 特許庁

To provide orthogonal frequency division multiplex signal transmission method, transmitter and receiver capable of reducing the circuit scale of the orthogonal frequency division multiplex signal transmitter and receiver capable of selecting many encoding and modulation systems corresponding to a reception condition by using a puncture code and also excellently performing viterbi decoding even at the time of using the puncture code.例文帳に追加

通信状況に応じてトレリス符号化レートを選択する直交周波数分割多重信号伝送方法では、それに対応するビタビ復号回路が、符号化率の数だけ必要とな全体の回路規模が非常に大きくなってしまう。 - 特許庁

An expanding circuit 27 of the decoding and expanding device 25 extracts the compressed voice signals from the inputted data, returns back into the original signals Lt and Rt, and outputs them to arithmetic circuits 30 to 34, and further extracts and outputs the matrix coefficient to the arithmetic circuits 30 to 34.例文帳に追加

デコード／伸長装置２５の伸長回路２７は、入力されるデータから圧縮音声信号を抽出し、元の信号ＬｔおよびＲｔに戻し、演算回路３０〜３４へ出力すると共に、マトリクス係数を抽出して演算回路３０〜３４へ出力する。 - 特許庁

The receiving circuit for receiving message signals has a sampler for converting the message signal into a sampled signal, an analyzing unit for decoding the sampled signal and checking it for errors, and a control unit for controlling the sampling method as a function of the error-check on the sampled signal.例文帳に追加

本発明はメッセージ信号をサンプル信号に変換するサンプラと、サンプル信号をデコートしこれをエラーにつき検査する分析ユニットと、サンプル信号に対してエラー−チェックの機能としてサンプリング方法を制御する制御ユニットとを有するメッセージ信号を受信する受信回路に関する。 - 特許庁

An audio stream receiving control part 4 receives the distribution of audio stream information of a piece of karaoke music by wide band voice information by the connection with the server 31 via the Internet 200, performs the decoding by a CODEC circuit, a program, or the like, and outputs the reproduction from a speaker S.例文帳に追加

音響ストリーム受信制御部４は、インターネット２００を経て、サーバ３１に接続することにより、広帯域音声情報によりカラオケ曲の音響ストリーム情報の配信を受け、ＣＯＤＥＣの回路やプログラムなどによりデコードしスピーカＳから再生出力する。 - 特許庁

Further, the device is equipped with a clock control circuit 7 for performing control to stop supplying clocks while decoding is not performed and a selector 8 for fixing an input to the code tables not to be selected when selecting one code table out of the plurality of code tables in accordance with the encoded bit streams.例文帳に追加

さらに、復号を行わない期間はクロックの供給を停止するように制御するクロック制御回路７と、符号化されたビット列に応じて複数の符号テーブルから１つの符号テーブルが選択される場合に選択されない符号テーブルへの入力を固定するセレクタ８とを備える。 - 特許庁

An address signal is transmitted to an actual address bus 10 to which decoders DECa-DECn decoding a given address signal are connected from an address bus 3 transmitting an address from an address generating circuit 2 through a branch node 4, a branch address bus 5, and contacts 7a-7c.例文帳に追加

与えられたアドレス信号をデコードするデコーダ（ＤＥＣａ−ＤＥＣｎ）が接続する実アドレスバス（１０）に対し、アドレス発生回路（２）からのアドレスを伝達するアドレスバス（３）から分岐ノード（４）を介して分岐アドレスバス（５）およびコンタクト（７ａ−７ｃ）を介してアドレス信号を伝達する。 - 特許庁

To solve such a problem that it is difficult to obtain a small-sized and power-saving constitution of a device since the size of a circuit is increased by arranging two or more demodulation circuits and decoding circuits in parallel so as to receive signals two or more user's signals in a wireless receiver to receive two or more user's signals.例文帳に追加

２つ以上のユーザの信号を受信する無線受信装置において、２つ以上のユーザの信号を受信するために復調回路および復号回路を２つ以上並列に備えることによって回路規模が増大し、装置の小型化・省電力化が困難となる。 - 特許庁

In each of the plurality of parameter registers, the storage of the parameter data is controlled based on a first enable signal made active depending on decoding results of one of the plurality of command data and the decision results of the decision circuit.例文帳に追加

前記複数のパラメータレジスタの各々において、前記複数のコマンドデコーダの何れか１つからのデコード結果によってアクティブとなる第１のイネーブル信号と、前記判定回路での判定結果によってアクティブとなる第２のイネーブル信号とに基づいて、前記パラメータデータの格納が制御される。 - 特許庁

Since the branch metric arithmetic circuit 11 can execute the branch metric arithmetic operation on the basis of a plurality of the 1st object values close to a plurality of mean values with the highest incidence frequency (a peak in a histogram), the decoding performance can be enhanced more than the use of a fixed object value.例文帳に追加

ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁

When performing N-fold speed reproduction operation for N<1, counted values of the counters in the reproduction time generating part 5 and the reference time generating circuit 34 are incremented for each one at an interval of 1/(f×N) second, and the outputs are outputted to the TS packet output control section 2 and the decoding circuits 33a to 33c.例文帳に追加

Ｎ＜１でＮ倍速再生動作を行うとき、再生時刻生成部５及び基準時刻生成回路３４内のカウンタの計数値が１／（ｆ×Ｎ）秒間隔で１毎に進められて、その出力がＴＳパケット出力制御部２及び復号回路３３ａ〜３３ｃに出力される。 - 特許庁

When performing N-fold speed reproduction operation for N≥1, counted values of counters in a reproduction time generating part 5 and a reference time generating circuit 34 are incremented for each N at an interval of 1/f second, and the outputs are outputted to a TS packet output control section 2 and decoding circuits 33a to 33c.例文帳に追加

Ｎ≧１でＮ倍速再生動作を行うとき、再生時刻生成部５及び基準時刻生成回路３４内のカウンタの計数値が１／ｆ秒間隔でＮ毎進められて、その出力がＴＳパケット出力制御部２及び復号回路３３ａ〜３３ｃに出力される。 - 特許庁

The FEC decoding circuit 24 performs FEC input processing, FEC correction processing, and FEC output processing in synchronism with the temporary synchronization timing until the block synchronism is sent, and then performs the FEC input processing, FEC correction processing, and FEC output processing in synchronism with the block synchronism.例文帳に追加

ＦＥＣ復号回路２４はブロック同期が送られてくるまで仮同期タイミングに同期してＦＥＣ入力処理、ＦＥＣ訂正処理、ＦＥＣ出力処理を実行し、その後、ブロック同期に同期してＦＥＣ入力処理、ＦＥＣ訂正処理、ＦＥＣ出力処理を実行する。 - 特許庁

A radio transmitter/receiver 200 is provided with an IR light receiving device 16 which outputs data about the IR remote control code by decoding an IR remote control signal and a transmitting part (an antenna 10, a transmitting/receiving circuit 11, an arithmetic processor 12) which transmits the data about the IR remote control code by converting it into radio data.例文帳に追加

無線伝送受信装置２００が、ＩＲリモコン信号をデコードしてＩＲリモコンコードのデータを出力するＩＲ受光器１６と、前記ＩＲリモコンコードのデータを無線データに変換して送信する送信部（アンテナ１０、送受信回路１１、演算処理装置１２）と、備える。 - 特許庁

When it is determined that the power supply source is the battery, the CPU 20 selects an image processing circuit used for processing the image from a plurality of image processing circuits at the image processing/display output section 32, and a video decoding section 30 executes image processing to the decoded video data.例文帳に追加

ＣＰＵ２０は、電源供給源が前記電池であると判別された場合に、画像処理／表示出力部３２の複数の画像処理回路から画像処理に使用する画像処理回路を選択して、映像デコード部３０によってデコードされた映像データに対して画像処理を実行させる。 - 特許庁

A generating circuit 11D generates a header describing information required for decoding by data distribution/parallel processing at the receiver side in the case of multiplexing the encoded data sequence subjected to parallel processing by an encoding section 11, and the header is communicated by inter- socket communication other than that for the encoded data sequence.例文帳に追加

符号化部１１で並列処理された符号化データ系列の多重化に際して、受信側でのデータ分配・並列処理による復号に必要な情報を記したヘッダを生成回路１１Ｄで作成し、符号化データ系列とは別のソケット間通信を行う。 - 特許庁

DAC circuits 13a to 13d include decoders 11a to 11d for decoding input digital video signals and selectors 12a to 12d each of which selects one of the plurality of voltages supplied from the voltage generation circuit 10 to output it as an analog signal.例文帳に追加

ＤＡＣ回路１３ａ〜１３ｄは、入力されるデジタル映像信号をデコードするデコーダ１１ａ〜１１ｄと、デコーダの出力によって、電圧生成回路１０から供給される複数の電圧の内の一つを選択してアナログ信号として出力するセレクタ１２ａ〜１２ｄと、を含む。 - 特許庁

When writing received data from the reception section 1 decoded through a digital demodulation section 2 and an internal code decoding section 3 to an HDD 5 in units of byte data (in units of rearrangement of interleaving), a R/W control section 4 writes the received data to the HDD 5 in cross-reference with the output flag of the microcomputer circuit 10.例文帳に追加

Ｒ／Ｗ制御部４は、受信部１からディジタル復調部２と内符号復号部３を経て復号された受信データをバイトデータ単位（インタリーブの並び替え単位）でＨＤＤ５へ書き込む際に、マイコン回路１０の出力フラグを対応付けて書き込む。 - 特許庁

An adaptive bit assignment decoding circuit 706, inverse orthogonal transform circuits 703, 704, 705 and band synthesis filters 701, 702 sequentially process an output of the arithmetic unit 710 and the result is outputted from a terminal 700 as reproduced data to a sound output configuration, from which the reproduced sound is outputted.例文帳に追加

演算器７１０の出力が適応ビット割当復号化回路７０６、逆直交変換回路７０３、７０４、７０５、帯域合成フィルタ７０１、７０２によって順次処理され、再生データとして端子７００から音声を出力する構成に出力され、再生音声が出力される。 - 特許庁

The Viterbi decoding circuit 2 comprises a branch metric calculating section 11, a state metric storage section 12, an ACS processing section 13, a state metric minimum value extracting section 14, a subtraction processing section 15, a metric limit processing section 16, a path memory section 17, and a maximum likelihood decode judging section 18.例文帳に追加

このビタビ復号回路２は、ブランチメトリック算出部１１と、ステートメトリック格納部１２と、ＡＣＳ処理部１３と、ステートメトリック最小値抽出部１４と、減算処理部１５と、メトリックリミット処理部１６と、パスメモリ部１７と、最尤復号判定部１８とを具備する。 - 特許庁

The encoding/decoding circuit 36 first inserts the synchronous information by a mark or a space based on the DSV value, sets next synchronous information as a space when the first synchronous information is a mark, and as a mark when the first synchronous information is a space.例文帳に追加

エンコード／デコード回路３６は、まず最初にＤＳＶ値に基づいてマークあるいはスペースで同期情報を挿入し、最初の同期情報がマークである場合には次の同期情報をスペースとし、最初の同期情報がスペースの場合には次の同期情報をマークに設定する。 - 特許庁

The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

Furthermore, since the receiver applies decoding processing tone set of TS packet stream data D27, one circuit is enough to configure a decoder.例文帳に追加

また受信装置に、送信される第１の画像データを受信する受信手段と、第１の画像データを復号化処理する復号化手段と、第１の画像データを複数に分離する画像データ分離手段と、これを解像度変換処理する解像度変換処理手段とを設けるようにした。 - 特許庁

A conventional type ECC circuit 4 which is generally used is applied to the bit string of "16+parity 5 bits", and an error correction/decoder 14 in which the number of passing stages is reduced is applied to the bit string of "4+parity 3 bits"×3 by sharing error correction and decoding as post-correction processing.例文帳に追加

「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。 - 特許庁

To provide a moving picture decoder that employs a simple circuit so as to select a still picture output without a blue even when normal decoding is disabled caused by an error in input coded data or deficient supply of the coded data themselves due to a damage of a recording medium or a communication fault or the like.例文帳に追加

記録媒体の破損や、通信の障害などにより、入力符号化データにエラーや、符号化データ自体の供給不足が生じ、正常な復号動作を行えない場合においても、ぶれの見えない静止画画像への切換えを、簡単な回路で確実に行うことができるようにすること。 - 特許庁

A control circuit reads an information code reading index from an RF tag, and detects information equivalent to an information code reading index from a two-dimensional image at the same time (S1 to S5), and applies information equivalent to the information code reading index to execute the decoding of a two-dimensional code (S9).例文帳に追加

制御回路は、ＲＦタグから情報コード読取指標を読取ると同時に２次元画像から情報コード読取指標に相当する情報の検出を行い（Ｓ１〜Ｓ５）、情報コード読取指標に相当する情報を適用して２次元コードの解読を実行する（Ｓ９）。 - 特許庁

The image display part 901 stores the image data such as the moving images in a frame memory 914 being an already existing circuit, and displays the images in a specific area generated by the image encoding/decoding unit 801 and the previously generated images stored in the frame memory 914 by overlapping those images.例文帳に追加

画像表示部９０１は、既存の回路であるフレームメモリ９１４に動画像等の画像データを格納し、画像符復号化ユニット８０１にて生成した特定領域の画像とフレームメモリ９１４に格納している前回生成した画像とを重ね合わせて表示する。 - 特許庁