「decoding circuit」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Thus, two-screen reproduction can be performed on the screen of a display 7 by using video based on the video signal directly given from the decoding circuit 4a and video based on the video signal temporarily stored in the decoded signal storage area 42.例文帳に追加

よって、復号回路４ａより直接与えられる映像信号による映像と、復号信号記憶領域４２に一時格納された映像信号による映像とによって、２画面再生がディスプレイ７上の画面上で成される。 - 特許庁

Every time a bit length is input into a Huffman table decoding circuit, a counter 32 outputs a character code corresponding to the bit length as a Data In signal, a pointer table 33 outputs a number of symbols and a pointer corresponding to the bit length, and an addition circuit 34 adds them to output the result as an Insert Address signal.例文帳に追加

ハフマンテーブル復号回路において、ビット長が入力されるごとに、カウンタ３２が、そのビット長に対応する文字コードをData In信号として出力し、ポインタテーブル３３が、そのビット長に対応する記号の数及びポインタを出力し、加算回路３４が、それらを加算した結果をInsert Address信号として出力する。 - 特許庁

A recorder 2 comprises a transfer signal recovery circuit 22 performing inverse transformation of the signal of each frequency received at the input terminal 21 into data belonging to a group corresponding to each frequency, and a transfer data decoding circuit 23 for integrating the data belonging to respective groups into one digital data recorded on a DVD 25.例文帳に追加

レコーダ２は、入力端子２１が受け取った各周波数の信号を各周波数それぞれに対応した群に属するデータに逆変換する転送データ信号復元回路２２と、その各群に属するデータを１つのデジタルデータに統合する転送データ復号回路２３と、を備え、そのデジタルデータをＤＶＤ２５に記録する。 - 特許庁

The circuit 2 inputs the information systems I1 to IK and the testing system P and corrects errors on the basis of them, and then it outputs first stage first to K-th information systems I1-C1 to 1K-C1 and a delay-testing system PD to a second stage decoding circuit 3.例文帳に追加

第１段復号回路２は情報系列Ｉ１〜ＩＫと検査系列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと検査系列Ｐとを基に誤り訂正を行い、第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列ＰＤとを第２段復号回路３に出力する。 - 特許庁

A 1st code sequence obtained by encoding a spectrum signal generated from a time-series information signal, through spectrum conversion of a 1st block length after band division into a 1st band group is inputted to a code sequence decomposing circuit 1702, and the inputted 1st code sequence is decoded by a signal component decoding circuit 1702 into the spectrum signal.例文帳に追加

時系列情報信号を第１の帯域群に帯域分割した後に第１のブロック長でスペクトル変換したスペクトル信号を符号化して得た第１の符号列を、符号列分解回路１７０２に入力し、入力された第１の符号列を、信号成分復号回路１７０２にて復号してスペクトル信号に戻す。 - 特許庁

The display driver IC 10 has an interface circuit 100 for inputting a signal from an external MPU, a command decoder 110 for decoding a command inputted through the circuit 100, a storage part 60 for storing inputted display data, and display driving parts 70, 80 for driving a display on the basis of the display data.例文帳に追加

表示用ドライバＩＣ１０は、外部ＭＰＵからの信号が入力されるインターフェース回路１００と、インターフェース回路を介して入力されたコマンドのためのコマンドデコーダ１１０と、入力された表示データ用の記憶部６０と、表示データに基づいて表示駆動する表示駆動部７０，８０とを有する。 - 特許庁

While reproducing and displaying the still images recorded on an optical disk 1, the second switch 34 selects music data stored in the extension sound memory 33, and the music data are reproduced as audio by the speaker 21 through the audio decoding circuit 35, the DAC 19, and the amplifier circuit 20.例文帳に追加

光ディスク１に記録されている静止画を再生及び表示している間、第２のスイッチ３４は拡張音声メモリ３３に格納されている音楽データを選択し、この音楽データは音声復号回路３５、ＤＡＣ１９、及び増幅回路２０を経由してスピーカ２１で音声として再生される。 - 特許庁

The first instruction decoder is provided with a re- configurable circuit for changing a circuit constitution according to the control signals so as to perform decoding according to the relation of the codes of the field and the decoded result set to reduce the number of times of the change of the bit value of the field in which the kinds of the codes to be used is limited.例文帳に追加

第１の命令デコーダは、使用されるコードの種類が限定されるフィールドのビットの値が変化する回数が少なくなるように設定された、当該フィールドのコードとデコード結果との関係に従ってデコードを行うように、制御信号に応じて回路構成の変更を行うリコンフィギュアラブル回路を有する。 - 特許庁

To provide a demodulation circuit and an information reproducing device capable of improving information reading efficiency regarding a demodulation circuit and an information reproducing device for measuring the pulse width of a reproducing signal based on a basic clock, and identifying a predetermined pulse width based on the result of the measurement to execute decoding.例文帳に追加

基本クロックに基づいて再生信号のパルス幅を測定し、測定結果に基づいて所定のパルス幅を識別して、デコードを行う復調回路及び情報再生装置に関し、情報の読み取り能力を向上できる復調回路及び情報再生装置を提供することを目的とする。 - 特許庁

In digital broadcast signal reception equipment for receiving a digital broadcast signal transmitting both the control signal related to the transmission (TMCC signal) and main signals, the received signal is demodulated by a demapping circuit 43 and the TMCC signal and the main signals are decoded by a Viterbi decoding circuit 44.例文帳に追加

伝送系に係る制御信号（ＴＭＣＣ信号）が主信号と共に伝送されるデジタル放送信号を受信するデジタル放送信号受信装置において、デマッピング回路４３で受信した信号を復調し、ビタビ復号回路４４で上記ＴＭＣＣ信号と上記主信号とを復号する。 - 特許庁

A motion vector decoded from a bit stream 200a by a variable length decoding circuit 201 is stored in a correction parameter memory 209 for each MB (macro block), and an error correction circuit 211 uses the motion vector stored in the correction parameter memory 209 to calculate the reference vector of an error MB and generates a corrected image from a reference image.例文帳に追加

可変長復号回路２０１がビットストリーム２００ａから復号した動きベクトルをＭＢごとに補正パラメタメモリ２０９に格納し、エラー補正回路２１１が補正パラメタメモリ２０９に格納された動きベクトルを用いてエラーＭＢの参照ベクトルを算出して参照画像から補正画像を生成するよう構成する。 - 特許庁

This circuit consists of a depuncture 103 which depunctures data having two-dimensional (m) values, a Viterbi decoder 104 which decodes the depunctured data, a differential postocoder 105 which performs differential decoding for encoded bits after the Viterbi decoding, a puncture 107 which performs punctured encoding for data including information on Viterbi decoded unencoded bits, and a QAM demapper 108 which demaps the data after the punctured encoding.例文帳に追加

２次元ｍ値のデータをデパンクチャーするデパンクチャー１０３と、デパンクチャーされたデータをビタビ復号するビタビデコーダ１０４と、ビタビ復号された符号化ビットを差動復号するディファレンシャルポストコーダ１０５と、ビタビ復号された非符号化ビットの情報を含むデータをパンクチャド符号化するパンクチャー１０７と、パンクチャド符号化されたデータをデマッピングするＱＡＭデマッパー１０８とで構成した。 - 特許庁

An inverse spread circuit 82 applies inverse spread processing to the orthogonal signal by using a spread code, after an error correction decoder 831 applies error correction decoding to the processing result, a convolution coder 85 re-encodes the result, a symbol comparator 86 compares the coding result with the data spread inversely before decoding to obtain an error rate of the data spread inversely.例文帳に追加

逆拡散回路８２は、上記直交信号を拡散符号を用いて逆拡散処理し、この処理結果を誤り訂正復号器８３１で誤り訂正復号を行なった後、畳み込み符号化器８５で再び符号化し、この符号化結果と復号前の逆拡散されたデータとをシンボル比較器８６で比較することにより、逆拡散されたデータの誤り率を求める。 - 特許庁

In decoding compressedly encoded sound data read from a recording medium 18 in a frame unit, the compressedly encoded sound data are supplied to the same decoding circuit 22 in a frame unit in making a change between a normal reproduction mode and a special reproduction mode for the compressedly encoded sound data, or between the normal reproduction mode for the compressedly encoded sound data and a plurality of streams.例文帳に追加

記録媒体１８から読み取った圧縮符号化音声データをフレーム単位で復号する際、圧縮符号化音声データの通常再生時と特殊再生時との切り替え時に、または、圧縮符号化音声データの通常再生時と複数ストリームとの切り替え時に、同じ復号化回路２２にフレーム単位で圧縮符号化音声データが供給されるようにしている。 - 特許庁

A Huffman table decoding circuit stores a bit length bl[N] assigned to each character on input of the bit length assigned to the character, and stores the order of respective character strings among character strings to which the same bit length is assigned in code_fin[N].例文帳に追加

ハフマンテーブル復号回路において、文字に割り当てられたビット長の入力に応じて、各文字に割り当てられたビット長をｂｌ［Ｎ］に格納し、同じビット長が割り当てられた文字列の中での各文字列の順番をｃｏｄｅ＿ｆｉｎ［Ｎ］に格納する。 - 特許庁

This semiconductor integrated device has a programmable decoder 12 decoding display information for lighting respective segments of an LCD 5 corresponding to the segment allocation of the LCD 5 which is to be connected to decoder and an LCD driving circuit 4 driving the LCD 5 based on the output of the decoder 12.例文帳に追加

接続されるＬＣＤのセグメント割付に対応して、ＬＣＤの各セグメントを点灯させるための表示情報をデコードするプログラマブル・デコーダと、プログラマブル・デコーダの出力に基づいてＬＣＤを駆動するＬＣＤ駆動回路とを有する。 - 特許庁

In addition, the intermediate data under simulation is stored in the storage part 103 by being coded by an intermediate data coding part 106, and is also decoded by the storage circuit information/intermediate data decoding part 104 to be inputted in a simulatior engine 105.例文帳に追加

また、シミュレーション中の中間データは、中間データ暗号化部１０６により暗号化されて記憶部１０３に記憶され、やはり記憶回路情報・中間データ復号化部１０４により復号化されてシミュレータエンジン１０５に入力される。 - 特許庁

The bit stream and the PST flag encoded and stored on the recording medium 3 are decoded by a decoder 31 of a decoding apparatus 2, and the decoded bit stream is inputted to a format converting circuit 32 and converted from a block format into a frame format.例文帳に追加

記録媒体３に符号化されて記憶されたビットストリームとＰＳＴフラグは、複合化装置２のデコーダ３１で複合化され、複合化されたビットストリームは、フォーマット変換回路３２に入力され、ブロックフォーマットからフレームフォーマットに変換される。 - 特許庁

In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加

データプロセッサ（１）は、命令を解読して実行するＣＰＵ（２）によりバス（１３）を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路（８）を有する。 - 特許庁

Concerning a level 3, the location of the identification point is made similar to the identification point location of the level 1 so that the level 3 can be decoded by a level 3 decoding circuit 304 while substituting the BM value of the level 1 without calculating the BM value as level 3.例文帳に追加

レベル３に関しては、識別点配置をレベル１の識別点配置と相似にしておくことにより、レベル３としてのＢＭ値計算を行わず、レベル１のＢＭ値を代用し、レベル３復号回路３０４でレベル３の復号を行う。 - 特許庁

To provide a counting device and its usage method, by which a counter is operated only at the time of necessity, power consumption is saved, superimposed counter decoding signals are removed to easily constitute a circuit and an operation mode is selected by one control signal.例文帳に追加

必要なときのみカウンタを動作させて、消費電力を低減し、重複されるカウンタデコード信号を除去して回路を簡単に構成し、1つの制御信号により動作モードを選択し得る計数装置及びその使用方法を提供する。 - 特許庁

The magnetic information reading apparatus includes: a magnetic head 3 which can read magnetic data recorded in a magnetic stripe formed in the magnetic information recording medium; and a control circuit 23 for demodulating and decoding the magnetic data read by the magnetic head 3.例文帳に追加

磁気情報読取装置は、磁気情報記録媒体に形成される磁気ストライプに記録された磁気データの読取が可能な磁気ヘッド３と、磁気ヘッド３で読み取られた磁気データを復調し、復号するための制御回路２３とを備えている。 - 特許庁

By providing cutting sections at prescribed crossing points of the address electrode lines, MOS type transistors are realized at the cutting sections, and a row address decoding logic circuit, in which MOS type transistors are arranged in serial on a single address electrode line, is constituted.例文帳に追加

アドレス電極ラインの所定の交叉点に切断部を設けることによって、該切断部にＭＯＳ型トランジスタを実現し、一本のアドレス電極ライン上にＭＯＳ型トランジスタを直列に配置した行アドレスデコード用の論理回路を構成する。 - 特許庁

When a reproduction data processing section 15 receives the selected packs, the processing section 15 extracts video and audio frames from these packs, and a decoding circuit 7 decodes these frames and outputs the decoded frames as video data and audio data.例文帳に追加

この選択されたパックが再生データ処理部１５に送出されると、これらのパックより映像フレーム及び音声フレームが抽出され、これらのフレームが復号化回路７で映像データ及び音声データとして復号化されて出力される。 - 特許庁

A weighting circuit 15 changes a soft decision result outputted from a binary encoder 14 by taking into consideration codes in the vicinity of the soft decision result, and a block turbo decoder 17 performs repetitive decoding of error correction on the basis of the changed soft decision result.例文帳に追加

重み付け回路１５がバイナリエンコーダ１４から出力された軟判定結果を前後の符号を考慮して変更し、ブロックターボ復号器１７が変更後の軟判定結果に基づいて誤り訂正の繰返し復号を実施するように構成した。 - 特許庁

When the border closing for recording the predetermined data on a border out area is executed after the data are recorded, a system controller 32 instructs the address decoding circuit 28 so as to temporarily increase the threshold for detecting the land prepit (LPP) signal.例文帳に追加

データを記録した後にそのボーダアウト領域に所定のデータを記録するボーダクローズを実行する際に、システムコントローラ３２は、アドレスデコード回路２８に指令してランドプリピット（ＬＰＰ）信号を検出するためのしきい値を一時的に増大させる。 - 特許庁

In a PRML (Partial Response Maximum Likelihood) decoding process for a reproduction signal from a magneto-optical disk 1 reproduced by an optical pickup 2, a SAM (Sequenced Amplitude Margin) calculation circuit 3 obtains a path metric difference of two paths received in a correct solution state of a trellis line drawing.例文帳に追加

光ピックアップ２により再生された光磁気ディスク１からの再生信号のＰＲＭＬ復号過程においてトレリス線図の正解状態に入力される２本のパスのパスメトリック差をＳＡＭ値計算回路３により求める。 - 特許庁

When a remote control signal receiving part 9 receives a remote control signal from a TV remote controller 1 for a television receiver, after decoding, a signal determination circuit 11 determines and specifies a maker and a model of a receiver based on the received remote control signal.例文帳に追加

リモコン信号受信部９によりテレビジョン受像機４用のＴＶ用リモコン１からのリモコン信号を受信すると、デコード後、信号判別回路１１によりその受信リモコン信号を基にどのメーカ及びどの機種であるかが判別され特定される。 - 特許庁

When the IPv6 IPsec packet having the extension header is received, the IPsec circuit 620 acquires the internal IP packet by decoding processing, and rewrites the next header in the extension header and the payload length in the IP header of the IPsec packet.例文帳に追加

拡張ヘッダ付ＩＰｖ６ ＩＰｓｅｃパケットの受信時、ＩＰｓｅｃ回路６２０は、復号処理により内側ＩＰパケットを取得し、拡張ヘッダ内の次ヘッダを書き替え、該ＩＰｓｅｃパケットのＩＰヘッダ内のペイロード長を書き替える。 - 特許庁

Simultaneously, the video and voice data corrected by the decoding circuit 4 are converted at its SDL format data into data of SD format directly or via an SD format converter 11, and transmitted to 1394 transmitter 9.例文帳に追加

同時に、復調，ＥＣＣ復号化回路４で訂正された映像，音声データは、直接あるいはＳＤフォーマット変換回路１１を介してＳＤＬフォーマットのデータがＳＤフォーマットのデータに変換され１３９４送信回路９に送られる。 - 特許庁

In a receiver, viterbi decoding is performed before majority judgement, bit errors in the preceding stage of a majority judgement circuit are suppressed as much as possible, the certainty of the majority judgement is improved and the final bit error rate is substantially improved.例文帳に追加

受信装置では、多数決判定を行う前にビタビ復号を行うようにして多数決判定回路の前段でのビット誤りを極力抑圧し、多数決判定の確からしさを向上し、最終的なビット誤り率を大幅に改善する。 - 特許庁

Thus, the speech decoding circuit 6 which decodes the plurality of speech streams at the same time is provided to enable the reproduction of a plurality of speeches by a common reproducing device, and then a plurality of persons can enjoy in, for example, Japanese and English.例文帳に追加

これにより、複数の音声ストリームを同時に復号する音声復号回路６を設けて、共通の再生装置で同時に複数の音声を再生可能にしたことにより、例えば日本語と外国語で複数の人が同時に楽しむことができる。 - 特許庁

When decoding of RSS_Limited is normally completed ("Yes" in step A15), a control circuit of a bar code reader determines whether a character code of UPC-A/EAN-13 exists at least at one of both ends of a code pattern of RSS_Limited (step A18).例文帳に追加

バーコード読取装置の制御回路は、RSS＿Limitedのデコードが正常に終了した場合は（ステップＡ１５：「ＹＥＳ」）、RSS＿Limitedのコードパターン両端部の少なくとも一方に、ＵＰＣ−Ａ／ＥＡＮ−１３のキャラクタコードが存在するか否かを判定する（ステップＡ１８）。 - 特許庁

The variable length encoder also encodes a prediction mode including the integrated motion vector and the integration pattern inputted from an evaluation value detection and prediction mode judgement circuit 13 and transmits it to the decoding side in addition to the quantized difference data.例文帳に追加

可変長符号器は前記量子化差分データの他に、評価値検出及び予測モード判定回路１３から入力される統合化された動きベクトルとその統合化パターンを含んだ予測モードも符号化して復号側に送信する。 - 特許庁

Digital signals are outputted in parallel by sorting them to an even numbered data signal and an odd numbered data signal, and the reproduced signals Φ9, Φ10 are inputted to decoding circuits 21a 21b after the waveform equalization which is waveform equalized individually in the equivalent circuit.例文帳に追加

ディジタル信号を偶数番目のデータ信号と奇数番目のデータ信号とに振り分けて並列に出力し、別々に等化回路で波形等化された波形等化後再生信号Φ９、Φ１０が復号回路２１ａ、２１ｂに入力される。 - 特許庁

The sent enciphered data are returned from the data transmission line to the transceiver LSI via a receiver circuit 105, decoded by the encipherment/non-encipherment block 120 having key information for decoding, and returned to the ground potential when transmission is normal.例文帳に追加

送信された暗号化データは、データ伝送路からレシーバ回路１０５を介してトランシーバＬＳＩに戻され、暗号解読のためのキー情報を有する暗号化／非暗号化ブロック１２０により解読されて、正常伝送であれば接地電位に戻る。 - 特許庁

This information security microcomputer 1 is provided with an encrypting circuit 16 for encrypting and decoding information, a program 17 for authentication for authenticating an ICE body and a CPU 11 for controlling the information security microcomputer 1 as a whole.例文帳に追加

情報セキュリティマイクロコンピュータ１は、情報の暗号化および復号を行なう暗号回路１６と、ＩＣＥ本体の認証を行なう認証用プログラム１７と、情報セキュリティマイクロコンピュータ１の全体的な制御を行なうＣＰＵ１１とを含む。 - 特許庁

To provide a moving picture compression system, that can enhance moving picture compression efficiency without losing the advantages of the Motion JPEG system, such as commonality with still picture compression, ease of decoding of an optical frame, each of edit and a small circuit scale.例文帳に追加

静止画圧縮との共通性、任意フレームの復号が容易である、編集が容易である、回路規模が小さい、というMotion JPEG方式の利点を損なうことなく、動画像圧縮効率を高めることができる動画像圧縮方式を提供する。 - 特許庁

To reproduce at least two kinds of data systems, in which the amount of transferring of coded signals and the amount of decoding computation rate vary greatly depending an inputted audio and video signals, without increasing the circuit size and the speed of a clock.例文帳に追加

回路規模を増大させたり、クロックの速度を速めることなく、入力される音声と映像とで符号化信号の転送量や復号演算量の比率が大きく異なる少なくとも２種類のデータ方式の再生を可能とすること。 - 特許庁

This synchronous multiplication clock signal generation circuit 1500 is provided with serially connected plural delay lines, a phase comparator 110 for comparing the phases of the output of the delay line of a final stage and reference signals, a counter 120 and a delay control circuit for generating control count signals corresponding to a phase compared result and a decoding circuit 140 for setting the delay time of the respective delay lines corresponding to the control count signals.例文帳に追加

本発明の同期逓倍クロック信号生成回路は、直列に接続された複数のディレイラインと、最終段のディレイラインの出力と基準信号との位相比較を行なう位相比較器１１０と、位相比較結果に応じて制御カウント信号を生成するカウンタ１２０および遅延制御回路１３０と、制御カウント信号に応じて各ディレイラインの遅延時間を設定するデコード回路とを備える。 - 特許庁

The optical disk reproducing apparatus 20 comprises: a decode processing circuit 6 for generating decoded data 21 by decoding encoded data read from an optical disk 1 to write the decoded data 21 in a buffer memory 8; a data processing circuit 11 for converting decoded data 22 read from the buffer memory 8 into output data; and an optical disk rotation control circuit 7 for controlling a number of rotations of the optical disk 1.例文帳に追加

光ディスク（１）から読み出した変調データを復調した復調データ（２１）を生成し、復調データ（２１）をバッファメモリ（８）に供給する復号処理回路（６）と、バッファメモリ（８）から読み出された復調データ（２２）を出力用データに変換するデータ処理回路（１１）と、光ディスク（１）の回転数を制御する光ディスク回転制御回路（７）とを具備する光ディスク再生装置（２０）を構成する。 - 特許庁

A soft output decoding circuit 90 in an element decoder generates conclusion information in an encoder based on externally provided conclusion time information TTNP and conclusion state information TTNS, and input bit number information IN and memory number information MN provided from a code information generating circuit 151.例文帳に追加

要素復号器における軟出力復号回路９０は、外部から供給される終結時刻情報ＴＴＮＰ及び終結ステート情報ＴＴＮＳと、符号情報生成回路１５１から供給される入力ビット数情報ＩＮ及びメモリ数情報ＭＮとに基づいて、符号化装置における終結情報を生成する。 - 特許庁

In a soft output decoding circuit of an element decoder, an addition/comparison/selection circuit for calculating logarithmic likelihood Iα and Iβ has a function for selecting a likelihood corresponding to a code out of likelihood Iα and Iβ reaching from a different state to an arbitrary state when trellises for each number of memories in a code are superposed and corresponding to a nonoverlapping branch.例文帳に追加

要素復号器における軟出力復号回路は、対数尤度Ｉα，Ｉβを算出するための加算比較選択回路において、符号におけるメモリ数毎のトレリスを重ねた際に、互いに異なるステートから任意のステートに到達し、重複しない枝に対応する対数尤度Ｉα，Ｉβのうち、符号に対応するものを選択する機能を備える。 - 特許庁

Concerning the received signal of 32QAM of a multilevel encoding modulation system, a level 1 BM calculating circuit 102 calculates the values of BM0 and BM1 of minimum square distances from respective identification points 0 and 1 among the identification points of level 1 corresponding to respective signal locations and a level 1 decoding circuit 103 decodes the level 1 on the basis of these BM values.例文帳に追加

多レベル符号化変調方式の３２ＱＡＭの受信信号に対し、レベル１ＢＭ計算回路１０２で、各信号点配置に相当するレベル１の識別点のうち、０，１の各識別点からの最小自乗距離であるＢＭ０，ＢＭ１の値を算出し、レベル１復号回路１０３で、これらＢＭ値に基づきレベル１の復号を行う。 - 特許庁

In this data supplier, a data supply circuit 13 is interposed between the hard disk drive unit 12 and the decoding board 14 and the data supply circuit 13 is provided with first and second buffers, and while writing the digital data supplied from the hard disk drive unit 12 to one buffer, reads the data from the other buffer at the fixed speed.例文帳に追加

本発明に係るデータ供給装置において、ハードディスクドライブ装置１２とデコードボード１４の間にデータ供給回路１３が介在し、該データ供給回路１３は、第１及び第２のバッファを具え、ハードディスクドライブ装置１２から供給されるデジタルデータを１つのバッファに書き込みつつ、他のバッファから一定速度でデータの読出しを行なう。 - 特許庁