「delay between」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

At a delay device 13S, the output ST2 is outputted as ST2' with delay of the sum of processing-time differences between the encoder 12a, 12b and between a decoder 22a, 22b in a receiver 200.例文帳に追加

遅延装置１３Ｓでエンコーダ１２ａと１２ｂの処理時間差及び受信機２００のデコーダ２２ａと２２ｂの処理時間差の合計だけ遅延されて出力Ｓ_T2'として出力される。 - 特許庁

Based on a phase difference between a memory clock signal and a delay clock signal obtained by delaying the memory clock signal by an internal delay circuit, the DLL circuit generates delay control data (42) to delay the delay clock signal by a predetermined phase to the memory clock signal, and the variable delay circuit specifies the output timing of the data output circuit by delaying the memory clock signal by the delay control data.例文帳に追加

ＤＬＬ回路はメモリクロック信号とこれを内部可変遅延回路で遅延させた遅延クロック信号との位相差に基づいてメモリクロック信号に対して遅延クロック信号を所定位相遅延させる遅延制御データ（４２）を生成し、可変遅延回路は遅延制御データによってメモリクロック信号を遅延させてデータ出力回路の出力タイミングを規定する。 - 特許庁

A correlator 152 calculates a correlation value indicating a correlation between a known delay detection sequence being a symbol sequence of correct delay detection values in a known sequence inserted in the input signal, and a reception delay detection sequence which delay-detects the input signal.例文帳に追加

相関器１５２は、入力信号に挿入されている既知系列の正しい遅延検波値のシンボル列である既知遅延検波系列と、入力信号を遅延検波した受信遅延検波系列との相関を示す相関値を算出する。 - 特許庁

Among the peaks the maximum peak is determined at each delay profile signal at a delay difference averaging portion 302, and a delay difference is determined by averaging an arbitrary number of differential delays between the maximum peaks.例文帳に追加

遅延差平均処理部３０２で、そのピークの中から最大ピークを各々の遅延プロファイル信号において求め、この最大ピーク同士の遅延差を任意数平均化して遅延差を求める。 - 特許庁

To provide a digital DLL circuit capable of individually controlling a signal rising side delay and a signal falling side delay and compensating a clock duty deviation and a delay difference between rising and falling delays of a data signal.例文帳に追加

信号の立ち上がり側と下がり側の遅延は個別に制御でき、クロックのデューティーずれやデータ信号の立ち上がり/立ち下がりの遅延差を補償することができるデジタルＤＬＬ回路を提供する。 - 特許庁

Next, a delay element of only a first path of the two paths is switched and the original delay element is used in a second path for calculating a phase difference between different delay elements in the first path.例文帳に追加

次に、２つの経路のうち第１経路のみの遅延素子を切り替え、第２経路については、元の遅延素子を用いて、第１経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

The difference of delay variations between the two stations is detected by using a variable delay circuit for clock signals and the receiver circuit and corrected by a variable delay circuit 7b for data signals.例文帳に追加

局間のディレイばらつきの差分をクロック信号用可変ディレイ回路と受信回路とを用いて検出し、ディレイばらつきの差分をデータ信号用可変ディレイ回路７ｂを用いて補正する。 - 特許庁

On the basis of the potential difference information 114, effects on a circuit delay caused by substrate noise are analyzed using a delay library 111 showing a relationship between the difference value and the effects on the circuit delay (S105, S106).例文帳に追加

電位差情報１１４を基にして、差分値と回路遅延の影響との関係を示す遅延ライブラリ１１１を用いて、基板ノイズ起因の回路遅延への影響を解析する（Ｓ１０５，Ｓ１０６）。 - 特許庁

A variable delay circuit 102 delays a received clock with a delay amount in response to a control signal to provide an output of a delay clock, detects a phase difference between the clock and the delay clock, provides an output of a control signal for controlling the delay amount in response to the detected phase difference, and outputs a pulse signal synchronized by the delay clock.例文帳に追加

可変遅延回路１０２は、入力されるクロックを制御信号に応じた遅延量で遅延させて遅延クロックを出力し、クロックと遅延クロックの位相差を検出し、検出した位相差に応じて遅延量を制御するための制御信号を出力し、遅延クロックによって同期化されたパルス信号を出力する。 - 特許庁

A data input part reads an original logical circuit 102 and timing restriction 101, a clock delay estimation part 113 estimates a clock delay in each module, a pass delay estimation part 112 estimates a pass delay between modules, and a boundary condition generation part 114 determines a boundary condition of each module on the basis of the clock delay and the pass delay.例文帳に追加

元となる論理回路１０２とタイミング制約１０１をデータ入力部１１で読み込み、クロック遅延推定部１１３でモジュール毎のクロック遅延を推定し、パス遅延推定部１１２でモジュール間のパス遅延を推定し、境界条件生成部１１４にてクロック遅延とパス遅延に基づき各モジュールの境界条件を決定する。 - 特許庁

To reduce temperature changes due to the difference of delay times between two delayed FM-modulated signals.例文帳に追加

２つの遅延されたＦＭ変調信号間において、遅延時間の差の温度変動を低減する。 - 特許庁

The complex multiplying means 12 performs complex multiplication between the receiving signal S2 and delay signal S11.例文帳に追加

複素掛算手段１２では、受信信号Ｓ２と遅延信号Ｓ１１との複素掛算を行う。 - 特許庁

Delay time measurement signals are transmitted/received between the signal processor 1 and the memory device 2.例文帳に追加

信号処理装置１とメモリ装置２との間で遅延時間測定信号の送受信を行う。 - 特許庁

A delay circuit 2 is connected between the first input terminal 3 and the second input terminal 4.例文帳に追加

第１の入力端子３と第２の入力端子４との間に遅延回路２が接続される。 - 特許庁

RADIO-RECEIVING DEVICE, BASE STATION DEVICE, COMMUNICATION TERMINAL DEVICE AND METHOD FOR DETECTING DIFFERENTIAL DELAY BETWEEN BRANCHES例文帳に追加

無線受信装置、基地局装置、通信端末装置及びブランチ間遅延差検出方法 - 特許庁

To provide a method for allocating the delay between a source device and a destination device on a network.例文帳に追加

ネットワーク上のソースデバイスと宛先デバイスとの間で遅延を割り当てる方法を提供する。 - 特許庁

In the terminal device 3, delay time between connections with the respective terminal devices 4-6 is detected.例文帳に追加

端末装置３では、各端末装置４〜６との接続間における遅延時間が検出される。 - 特許庁

An inter-finger averaging circuit 2059 averages delay detection output averaged between the fingers.例文帳に追加

フィンガ間平均化回路２０５９では、フィンガ間で平均化された遅延検波出力を平均化する。 - 特許庁

An inter-finger averaging circuit 2057 averages delay detection output averaged between the fingers.例文帳に追加

フィンガ間平均化回路２０５７では、フィンガ間で平均化された遅延検波出力を平均化する。 - 特許庁

To adaptively modify the signal delay between a video stream and an audio stream outputted outside.例文帳に追加

外部に出力されるビデオストリームとオーディオストリームとの間の信号遅延を適応的に変更する。 - 特許庁

To provide a serial data communication equipment which can shorten delay time at the time of repeating data between ports.例文帳に追加

ポート間のデータリピート時の遅延時間を短縮できるシリアルデータ通信装置を提供する。 - 特許庁

A method reduces delay between the end of cardiopulmonary resuscitation and administration of a defibrillating shock.例文帳に追加

心肺蘇生の終了と除細動ショックの実施との間の遅延を減少させる方法。 - 特許庁

METHOD AND SYSTEM FOR MEASURING RELAY DELAY TIME BETWEEN RELAY APPARATUSES, AND RELAY APPARATUS例文帳に追加

中継機器間の中継遅延時間の測定方法および測定システム、並びに中継機器 - 特許庁

A techniques is for compensating for propagation delay differences between signals distributed within a logic circuit.例文帳に追加

論理回路内部に分配された複数の信号間の伝播遅延差を補正するための技術。 - 特許庁

Differential sensing can be performed when delay overlap exists between individual control signals SAE_1 and SAE_2.例文帳に追加

差動センシングは、個々の制御信号SAE_1，SAE_2間に遅延重なりが存在する時に動作可能にされる。 - 特許庁

The delay is measured by carrying out the correlation between the feedback signal and the transition signal.例文帳に追加

この遅延は、フィードバック信号と遷移信号との相関を行うことによって測定される。 - 特許庁

The flow velocity and the direction of the fluid inside the tube are sensed by a signal analytical means 5 as the difference between the first delay electric signal and the second delay electric signal.例文帳に追加

チューブ内の液体の流れる速度および方向は、信号分析手段５において第１および第２遅延電気信号の差として感知される。 - 特許庁

Delay information is inserted into a packet to be transferred between packet switches in the IP network, and the delay information is used to perform QoS control.例文帳に追加

ＩＰネットワーク内のパケットスイッチ間で転送するパケットに遅延情報を挿入し、遅延情報を用いてＱｏＳ制御を行うよう構成する。 - 特許庁

The delay test on the output terminal side of the customer-designed circuit 12 is executed by performing the delay test between a scanning flip-flop 18 and a flip-flop 16.例文帳に追加

顧客側設計回路１２の出力端子側の遅延試験をスキャンフリップフロップ１８とフリップフロップ１６との間の遅延試験を行うことで実行する。 - 特許庁

To provide a method for estimating a propagation round-trip delay existing between a base station and a terminal and included within a predetermined round-trip delay range.例文帳に追加

基地局と端末との間に存在し、且つ、所定のラウンドトリップ遅延範囲内に含まれる伝播ラウンドトリップ遅延を推定するための方法を提供する。 - 特許庁

A delay difference between a first pass and a second pass in a design circuit is verified by correcting wiring delay value with the wiring OCVp factor.例文帳に追加

配線ＯＣＶｐ係数を用いて配線遅延値を補正することにより、設計回路に含まれる第１パスと第２パスとの間の遅延差を検証する。 - 特許庁

The time-to-digital converter includes a first delay chain circuit that generates a first value corresponding to a time delay between a start signal and a stop signal.例文帳に追加

時間デジタル変換器は、開始信号と停止信号との間の遅延時間に対応する第１の値を生成する第１遅延列回路を備える。 - 特許庁

When the phase difference between the signal ECK and the signal ECK is adjusted by a capacitor 36, the delay amount of the delay line 22 is changed finely.例文帳に追加

キャパシタ３６によって信号ＥＣＫ，／ＥＣＫの位相差を調整しておくことによって遅延ライン２２の遅延量を細かく変化させることが可能となる。 - 特許庁

To reduce difference between the rising delay and the falling delay of an output when the power supply voltage is lowered without increasing the manufacturing cost.例文帳に追加

電源電圧を低下させた際に、製造する際のコストを上昇させずに、出力における立ち上がりと立下りの遅延量の差を縮小する。 - 特許庁

To provide a logic circuit to identify time difference between signals having a variation in delay, and an integrated circuit which can evaluate variations in delay among internal signals.例文帳に追加

遅延ばらつきを有する信号間の時間差を判定する論理回路、および、内部信号の遅延ばらつきを評価可能な集積回路を提供する。 - 特許庁

MEASURING TECHNIQUE OF APPARENT SIGNAL DELAY, MEASURING DEVICE OF APPARENT DELAY BETWEEN TWO CORRESPONDING SIGNALS, DETECTING DEVICE OF AZIMUTH OF OBJECT AND POSITIONING DEVICE OF OBJECT例文帳に追加

信号が遅延する量を測定する方法、２つの対応する信号間の遅延を求める装置、物体方位検出装置、および物体位置決定装置 - 特許庁

A propagation delay computing part 253 calculates a propagation delay bias between frequency components, based on code timing of each frequency component in the calibration signal.例文帳に追加

伝搬遅延演算部２５３は、較正信号における各周波数成分のコードタイミングから、周波数成分間の伝搬遅延バイアスを算出する。 - 特許庁

Further, by using a delay circuit which can set a delay time of an input signal, time difference between signals can be evaluated quantitatively.例文帳に追加

さらに、入力信号を遅延時間が設定可能な遅延回路によって遅延させることで、信号間の時間差を定量的に評価することが可能となる。 - 特許庁

In such a case, the differential time ΔTx between video encode delay time ΔT1 and audio encode delay time ΔT2 is obtained and transmitted as PSI/SI information.例文帳に追加

この際、ビデオエンコード遅延時間ΔＴ１とオーディオエンコード遅延時間ΔＴ２との差分時間ΔＴｘを求め、ＰＳＩ／ＳＩ情報として送信する。 - 特許庁

The regulator also includes a delay circuit (530) for introducing a delay between the termination of the second part of the cycle and the start of a first part of the next cycle.例文帳に追加

該レギュレータはまた、該サイクルの第２の部分の終端と次のサイクルの第１の部分の開始との間に遅延を導入する遅延回路（５３０）をも含む。 - 特許庁

The 1st delay state of the signal line between the 1st module 14 and 2nd module 12 is defined and the 2nd delay state of the signal line between the 1st module 14 and 3rd module 13 is defined.例文帳に追加

第１モジュール１４と第２モジュール１２との間の信号線の第１遅延状態を定義し、第１モジュール１４と第３モジュール１３との間の信号線の第２遅延状態を定義する。 - 特許庁

A comparison circuit 20 stores the comparison result data between the pulse width time of the pulse of an input signal IS for testing inputted to the delay circuit 10, and the delay time of delay signals PM-PN outputted from taps PM-PN in the delay circuit 10 in a comparison result register 30.例文帳に追加

比較回路２０は、遅延回路１０に入力されたテスト用入力信号ＩＳのパルスのパルス幅時間と、遅延回路１０のタップＰM〜ＰNから出力される遅延信号ＰM〜ＰNの遅延時間との比較結果データを、比較結果レジスタ３０に記憶する。 - 特許庁

In the case that reception delay buffers 114, 115 at a reception station side cannot correct a delay between two B channels in the bulk communication utilizing 2 sets of B channels B1, B2, a delay difference detected by reception delay difference detection sections 110, 111 is sent to a transmission station side.例文帳に追加

２Ｂチャネル（Ｂ１、Ｂ２）を利用したバルク通信において、受信局側の受信遅延バッファ（１１４，１１５）にて２Ｂチャネル間の遅延補正ができない場合、受信遅延差検出部（１１０、１１１）で検出された遅延差を送信局側へ送信する。 - 特許庁

The circuit SMDF11 has a circuit (FDA11, MCC11) for detecting a phase difference between the internal clock and the external clock and a delay circuit DCL11 capable of controlling delay quantity and the delay circuit can change the delay quantity by the detected phase difference.例文帳に追加

タイミング制御回路は、内部クロックと外部クロックの位相差を検出する回路（ＦＤＡ１１，ＭＣＣ１）と遅延量が制御可能な遅延回路（ＤＣＬ１１）を有し、遅延回路は前記検出された位相差により遅延量を変えられるようになっている。 - 特許庁

A gap hg is established between the pressure increase valve and the injection control valve for generating delay of operation between both valves.例文帳に追加

増圧制御弁と噴射制御弁との間には、両者の間に作動のずれを発生させるために、隙間ｈｇが設定されている。 - 特許庁