| 例文 |
delay betweenの部分一致の例文一覧と使い方
該当件数 : 1814件
The wireless transmitter comprises a cyclic delay transmission diversity means which gives cyclic delay between signals transmitted from a plurality of transmission antennas and an interleave means which performs interleave for each sub carrier in a sub channel, according to the cycle of a cyclic delay that is given to the plurality of transmission antennas.例文帳に追加
無線送信装置は、複数の送信アンテナから送信される信号間に循環遅延を与える循環遅延送信ダイバーシチ手段と、複数の送信アンテナに与える循環遅延周期に応じてサブキャリア毎のインターリーブをサブチャネル内で行うインターリーブ手段とを有する。 - 特許庁
The semiconductor device has: a first delay circuit block which generates a timing signal for a circuit block for working in a column cycle time determined by an external input command cycle; and a second delay circuit block whose total delay is adjusted to a difference between the column cycle time and the access time determined by the external clock and latency.例文帳に追加
外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。 - 特許庁
In addition, the delay setting circuit 11 guarantees constant synchronicity in a spread spectrum clock by detecting an output state (clock edge) of a delay element of the variable delay circuit 2, and by restricting phase difference between the reference clock and the modulation clock to a prescribed range (for example, a half of reference clock period).例文帳に追加
又遅延設定回路１１は可変遅延回路２の遅延素子の出力状態（クロック縁）を検知し、基準クロックと変調クロックの位相差を所定の範囲（例えば基準クロック周期の１／２）に制限することにより、拡散クロックにおいて一定の同期性の保証をする。 - 特許庁
A delay profile preparing part 103 prepares a delay profile corresponding to a radio signal transmitted from a base station device to which its own station is belonging, and outputs the delay profile and a diffuse code to be used for communication between its own station and the base station device to a JD demodulating part 105.例文帳に追加
遅延プロファイル作成部１０３は、自局が属する基地局装置から送信された無線信号に対する遅延プロファイルを作成し、この遅延プロファイルと自局と基地局装置との通信に用いる拡散コードとをＪＤ復調部１０５に出力する。 - 特許庁
Namely, a combination circuit between sequential circuits is expressed by a DAG (directed acyclic graph), and for respective nodes expressing the combination circuit, a table is prepared (S11) to which the information of arrival delay from an end point of each path up to the combination circuit or path restriction delay-arrival delay is added.例文帳に追加
すなわち、順序回路間の組み合わせ回路をＤＡＧ(Directed Acyclic Graph)で表現し、組合せ回路を表す各ノードに対して、パス毎に終点からその組合せ回路までの到達遅延またはパス制約遅延−到達遅延の情報を付加したテーブルを作成する(Ｓ１１)。 - 特許庁
The delay time variable delay circuit 5 adjusts the delay time between the horizontal synchronizing signal and the switching synchronizing signal so that the rising/falling of the horizontal synchronizing signal and the rising/falling of the switching synchronizing signal are not lapped based on the detected voltage of the power source and the detected horizontal frequency.例文帳に追加
前記遅延時間可変遅延回路５は、検出した電源電圧および水平周波数に基づいて、水平同期信号の立下り／立上りとスイッチング信号の立下り／立上りとが重ならないように、水平同期信号とスイッチング同期信号の間の遅延時間を調整する。 - 特許庁
An apparatus 200 for detecting and adjusting a delay time of an inputted/outputted TS signal detects a delay time difference between TS packets of a TSP counter added to the TS packets of the TS signal and a delay time of the TS signal from a differential measurement of the TSP counter.例文帳に追加
入出力されるＴＳ信号の遅延時間を検出調整する装置２００において、前記ＴＳ信号のＴＳパケットに付加されたＴＳＰカウンタの前記ＴＳパケット間の遅延時間差と、前記ＴＳＰカウンタの差分測定値からＴＳ信号の遅延時間を検出する。 - 特許庁
To reduce wiring delay by reducing parasitic capacitances between wirings, and to improve the flatness of the surface of an interlayer dielectric after wire forming.例文帳に追加
配線間の寄生容量を下げ配線遅延を低減し、配線形成後の層間絶縁膜の表面の平坦性を向上する。 - 特許庁
This processing is performed by increasing the volume Vi dV by dV to record the relationship between the volume of the cushion and the maximum delay.例文帳に追加
この処理を緩衝材体積ＶｉをｄＶずつ増加させ行って、緩衝材体積と最大減速度との関係を記録する。 - 特許庁
To provide a wireless communication method by which data are communicated with a small delay between a plurality of piconets and to provide its relay device.例文帳に追加
複数のピコネット間で少ない遅延でデータ通信を行うことを可能とする無線通信方法、及びその中継器を提供する。 - 特許庁
A predetermined time delay may be specified between each memory access by each IO device of a predetermined group.例文帳に追加
予め定められたグループの各入出力装置による各メモリアクセスの間に、予め定められた時間遅れが規定されてもよい。 - 特許庁
To provide a level shift circuit decreasing a difference each delay time between a leading and a trailing of an output signal with respect to an input signal.例文帳に追加
入力信号に対する出力信号の立ち上がりと立ち下がりの各遅延時間の差を小さくできるレベルシフト回路を得る。 - 特許庁
To suppress delay of a period of time required for data communication between nodes in a wireless network to which a plurality of nodes belongs for carrying out ad hoc communication.例文帳に追加
アドホック通信を行う複数のノードが属する無線ネットワークにおいて、ノード間のデータ通信時間の遅延を抑制すること。 - 特許庁
To provide a gateway unit which restrains delay in relaying data between a network using a time trigger scheme and another network.例文帳に追加
タイムトリガ方式のネットワークと他のネットワークとの間のデータ中継の遅延を抑制するゲートウェイ装置を提供することを課題とする。 - 特許庁
To provide an evaluation method capable of recognizing each delay condition outside an LSI easily, by regarding a combined logic circuit between flip-flops inside the LSI as a critical path.例文帳に追加
ＬＳＩ内部のフリップフロップ間組合せ論理回路をクリティカル・パスとして、各々の遅延状態をＬＳＩ外部で容易に知る。 - 特許庁
The encoder 10 acquires a reciprocation delay time between its own device and a plurality of reception terminals included by the multicast address.例文帳に追加
また、エンコード１０は、マルチキャストアドレスに含まれる複数の受信端末と自装置との間における往復遅延時間を取得する。 - 特許庁
To compensate for alignment variation regarding relative delay between drive signals changed by temperature change, device wearing or the like.例文帳に追加
温度変化や装置の消耗等に起因して変化したドライブ信号間の相対的な遅延に関するアライメント変動を補償すること。 - 特許庁
The important difference between the two kinds of the reflection signals is a time delay of the reflection signal with respect to the signal transmitted from the NIU.例文帳に追加
二種類の反射信号の間の重要な差異は、ＮＩＵから送信された信号に関しする反射信号の時間遅延である。 - 特許庁
The radio stations 3-7 compute an intermittent period for the own station and an intermittent period for a high-order station based on the delay information between ends.例文帳に追加
無線局３〜７は、エンド間遅延情報に基づいて自局の間欠周期および上位局の間欠周期を算出する。 - 特許庁
To provide a communication device which make the delay time between an input signal and a receive signal as short as possible.例文帳に追加
入力信号と受信信号との遅延時間をできるだけ短くするようにした通信装置を提供することを目的とする。 - 特許庁
To provide a low-cost optical transmitter capable of surely compensating a delay shift between driving signals applied to a plurality of optical modulation parts.例文帳に追加
複数の光変調部に与えられる駆動信号間の遅延ずれを確実に補償できる低コストの光送信装置を提供する。 - 特許庁
To attain a balance between the controllability of an air-fuel ratio and the responsiveness of torque, in a control device for an internal combustion engine performing the delay control of a throttle.例文帳に追加
スロットルの遅延制御を行う内燃機関の制御装置において、空燃比の制御性とトルクの応答性とをバランスさせる。 - 特許庁
To reduce difference between movement responsiveness when the phase of a vane is on timing delay side and movement responsiveness when the phase of the vane is on timing advance side.例文帳に追加
ベーンの位相が遅角側のときの移動応答性と、ベーンの位相が進角側のときの移動応答性との相違を軽減する。 - 特許庁
A delay circuit 23 delays, by the arrival time difference (t), the output of the signal having arrived first between the image signal and the sound signal.例文帳に追加
遅延回路２３は画像信号及び音声信号のうち先に到着した信号の出力を到着時間差ｔだけ遅らせる。 - 特許庁
Synthetic engine sound data of a second cylinder is generated by delaying the synthetic engine sound data of the first cylinder by delay time between cylinders.例文帳に追加
第１気筒の合成エンジン音データを気筒間の遅れ時間だけ遅延させて、第２気筒の合成エンジン音データが生成される。 - 特許庁
To reduce the number of test patterns necessary for a macro boundary test in detecting delay failure between a macro and a user logic circuit.例文帳に追加
マクロとユーザロジック回路との間の遅延故障を検出するマクロ境界テストにおいて必要なテストパタンの数を減少させる。 - 特許庁
As a result, larger phase delay is compensated compared to the case of providing the phase compensation capacitance 31 between both terminals T2 and T3.例文帳に追加
この結果、位相補償容量３１を上記両端子Ｔ２・Ｔ３間に設けた場合よりも大きな位相遅れを補償できる。 - 特許庁
To provide an integrated simulation system which can reduce failures due to transmission delay time to be generated in the case of data communication between simulators by taking synchronization in time on execution of the simulation based on time information including transmission delay time according to a connection state between the simulators and transmission delay time according to information communication quantity between the simulators and can also perform its verification.例文帳に追加
シミュレータ間の接続形態に応じた伝送遅延時間やシミュレータ間の情報通信量に応じた伝送遅延時間を含む時間情報を元にして、シミュレーションの実行上の時間的な同期をとることで、シミュレータ間のデータ通信時に生じる伝送遅延時間による不具合を低減することができると共に、その検証もすることができる統合シミュレーションシステムを提供する。 - 特許庁
This shutter device is provided with a selection member 23 so as to freely slide between an on-position where the delay mechanism is used and an off-position where it is not used.例文帳に追加
選択部材２３を遅延機構を使用するオン位置と遅延機構を使用しないオフ位置との間でスライド自在に設ける。 - 特許庁
To provide a low-cost optical transmitter capable of compensating deviation in the delay between driving signals given to a plurality of optical modulators reliably.例文帳に追加
複数の光変調部に与えられる駆動信号間の遅延ずれを確実に補償できる低コストの光送信装置を提供する。 - 特許庁
To improve estimation accuracy while taking into account a correlation of performance between interconnects or elements when calculating delay distribution in an integrated circuit.例文帳に追加
集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮して、推定精度を向上させる。 - 特許庁
To improve estimation accuracy by taking into account a correlation of performance between interconnects or elements in calculating delay distribution in an integrated circuit.例文帳に追加
集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮して、推定精度を向上させる。 - 特許庁
Each of the delay circuits DLY is operable with low power without incurring phase deviation between differential signals, so that multi-stage connection can be performed thereon.例文帳に追加
各遅延回路ＤＬＹは、差動信号間の位相ズレを起こさずに低電力で動作可能であるため、多段に接続可能である。 - 特許庁
Time delay is selected in such a manner that it is longer than a difference in time between the arrival of an incident wave and the arrival of a first reflection wave.例文帳に追加
時間遅延は、入射波の到達と最初の反射波の到達との間の時間差よりも長くなるように選択される。 - 特許庁
To obtain a combline filter capable of satisfying a symmetric property between a passing characteristic and a group delay characteristic with no problem of frequency adjustment.例文帳に追加
周波数調整の問題がなく、また通過特性及び群遅延特性の対称性を満たすことができるコムラインフィルタを得る。 - 特許庁
A time difference corresponding to the difference between both critical delay times is determined as a memory access time of a semiconductor integrated circuit device.例文帳に追加
両臨界遅延時間の差分に対応する時間差が半導体集積回路装置１０のメモリアクセス時間として求められる。 - 特許庁
The delay between two signals is determined by obtaining zero crossings from each signal and using each crossing to trigger the sampling of the other signal.例文帳に追加
それぞれの信号からのゼロ交差を得、それぞれの交差を用いて、他方の信号のサンプリングをトリガすることによって求められる。 - 特許庁
To provide a media stream switching method, etc. by which seamless handover is attained between communication media having different delay periods of time.例文帳に追加
異なる遅延時間を有する通信メディア間で、シームレスなハンドオーバを実現することができる、メディアストリーム切替方法等を提供する。 - 特許庁
To provide a VPN device capable of evading the occurrence of communication delay when performing direct communication between the plurality of VPN devices.例文帳に追加
複数のＶＰＮ装置間で直接通信を行うときの通信遅延の発生を回避することができるＶＰＮ装置を提供する。 - 特許庁
To provide a vehicle surroundings monitoring apparatus for preventing the generation of the delay of the calculation timing of a relative speed between a vehicle and an object.例文帳に追加
車両と対象物との相対速度の算出タイミングが遅れることを防止した車両周辺監視装置を提供する。 - 特許庁
To prevent a delay in a media stream from being increased and opti mize a communication path between subscribers contained in one media gate way.例文帳に追加
メディアストリームの遅延増大を防止し、同一メディアゲートウェイ装置内に収容している加入者間での通信経路を最適化する。 - 特許庁
To provide a video-signal switching apparatus in which a delay between an input and an output of two video signals to be switched is small.例文帳に追加
切り替えられる２つの映像信号の入出力間の遅延を小さくした映像信号切替装置を提供すること。 - 特許庁
To provide a multi-tap digital filter which reduces the data transfer frequency between tap data storing delay elements, while constituting it so as to enable product-sum operations in parallel.例文帳に追加
多タップのデジタルフィルタをパラレルに積和演算可能に構成しつつ、タップデータ記憶用遅延素子間のデータ転送頻度を低減する。 - 特許庁
To provide a circuit for detecting and adjusting a delay difference in a simpler circuit constitution, in a delay circuit for adjusting the time difference between the input signal of an electronic device and the output signal of the electronic device.例文帳に追加
電子装置の入力信号と該電子装置の出力信号間の時間差を調整する遅延回路において、より簡単な回路構成でもって、遅延差を検出し調整する回路を実現する。 - 特許庁
The matching unit 4 comprises a delay line 3 connected to an antenna element 1 and matching capacitors C1-C5 inserted via switch elements S1-S5 between multiple spots P1-P5 of the delay line 3 and a ground.例文帳に追加
整合器４は、空中線素子１に接続される遅延線路３と、遅延線路３の複数個所Ｐ１〜Ｐ５と接地間にそれぞれスイッチ素子Ｓ１〜Ｓ５を介して挿入される整合用コンデンサＣ１〜Ｃ５と、を備える。 - 特許庁
A feedback loop provided with the phase comparator 32 and the integrator 33 controls a delay amount of the adjustable delay device 30, thereby securing a phase relation between {ACK 1, ACK 2} and ICK to achieve a stable ICK phase.例文帳に追加
位相比較器３２と積分器３３を備えるフィードバックループは、可調整遅延器３０の遅延量を制御し、｛ＡＣＫ１、ＡＣＫ２｝及びＩＣＫ間の位相関係を確実に保持し、安定なＩＣＫ位相を実現する。 - 特許庁
Therefore, even when mutual correlation between pieces of evaluation information by the blocks decreases and the influence of the delay wave on a desired wave (direct wave) is large, the delay wave can be regarded as Gaussian additive noise.例文帳に追加
従って、ブロック毎の評価情報同士の相互相関が低くなり、希望波（直接波）に対する遅延波の影響が大きい場合においても、遅延波をガウシアン的な加法雑音とみなすことができる。 - 特許庁
At this time, propagation of slew rate distribution is handled by inputting the input slew rate considering the previous correlation between the output delay distribution and output transition distribution, and accurate delay distribution analysis is allowed.例文帳に追加
このときに、前段の出力遅延分布と出力遷移分布の相関を考慮した入力スルーレートを入力することによりスルーレート分布の伝播を扱うこととなり、精度の高い遅延分布解析が可能となる。 - 特許庁
The respective calculation parts 2 have an electromagnetic field analysis calculation part 231, a circuit analysis calculation part 232 and a delay buffer 233 based on delay time set in a connecting part between the other kind of analysis problem and the electromagnetic field analysis problem.例文帳に追加
各計算部２は、電磁界解析計算部２３１、回路解析計算部２３２、および他種解析問題と電磁界解析問題との接続部分に設定した遅延時間に基づいた遅延バッファ２３３を備える。 - 特許庁
When the delay test on the output terminal side of the customer-designed circuit 12 and that on the input terminal side of the IP macro 10 are acceptable, a delay between the scanning flip-flops 18 and 14 is determined as satisfactory.例文帳に追加
顧客側設計回路１２の出力端子側の遅延試験及びＩＰマクロ１０の入力端子側の遅延試験が合格であれば、スキャンフリップフロップ１８、１４間の遅延に問題はないと判定する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
