「delay between」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a vehicle drive device capable of suppressing response delay in power transmission between an electric motor side and a wheel side.例文帳に追加

電動機側と車輪側との動力伝達の応答遅れを抑制可能な車両用駆動装置を提供する。 - 特許庁

First, a minimum total delay time 11 ns is acquired which is a sum of a minimum delay time 6 ns among the signal propagation time required for a plurality of signal propagation paths between resistors A and M and a minimum delay time 5 ns from among the signal propagation time required for a plurality of signal propagation paths between resistors M and I.例文帳に追加

まず、レジスタＡ及びレジスタＭ間の複数の信号伝搬経路に要する信号伝搬時間のうちの最小遅延時間（６ｎｓ）と、レジスタＭ及びレジスタＩ間の複数の信号伝搬経路に要する信号伝搬時間のうちの最小遅延時間（５ｎｓ）との和である最小総遅延時間（１１ｎｓ）を求める。 - 特許庁

A transmission delay control frame is specified for transmission between the base station controller 104 and the signal processor 108 and the base station controller 104 transmits the transmission delay control frame to the signal processor 108 at the execution of transmission delay control between the base station controller 104 and a base station unit (any of 102-1 to 102-n).例文帳に追加

基地局制御装置１０４及び信号処理装置１０８間に伝送遅延制御フレームを規定し、基地局制御装置１０４は基地局装置（１０２−１〜１０２−ｎの何れか）との間の伝送遅延制御実施時に、信号処理装置１０８に対して伝送遅延制御フレームを送出する。 - 特許庁

To provide a simpler and more accurate synchronous control method between servos by employing no controller for synchronous operation between the servos and reducing information transmission delay between the servos as much as possible.例文帳に追加

サーボ間の同期運転を達成するためにコントローラを援用せず、かつサーボ間の情報伝達遅れをできるだけ少なくして、より簡単で正確なサーボ間の同期制御方法を提供する。 - 特許庁

To synchronize time between data processors by correcting a transmission delay time between communication devices and an internal delay time of the data processor by use of a synchronous signal of the communication device without using a device receiving a time signal.例文帳に追加

時刻信号を受信する装置を使用することなく、通信装置の同期信号を用いて、データ処理装置の内部遅延時間及び通信装置間の伝送遅延時間を補正することにより、データ処理装置間の時刻を同期させる。 - 特許庁

The transmission delay time of the connection device 50 between nodes and the respective processor nodes 60 is accommodated at a time set value field of the time set signal in the transmission buffer 20, while referring to the transmission delay time table 32 which is built in the connection device 50 between nodes.例文帳に追加

時刻設定信号の時刻設定値フィールドには、ノード間接続装置５０と各プロセッサノード６０の伝搬遅延時間をノード間接続装置５０に内蔵する伝搬遅延時間テーブル３２を参照し、送信バッファ２０に格納する。 - 特許庁

Mutual correlation between a received symbol and a preamble pattern is calculated by a correlation operation part 21, and complex multiplication between its correlation output and delay output obtained by delaying the correlation output by a symbol delay circuit 22 is calculated by a complex multiplier 23.例文帳に追加

受信シンボルとプリアンブルパターンとの相互相関を相関演算部２１で演算し、その相関出力と、当該相関出力をシンボル遅延回路２２で遅延した遅延出力との複素乗算を複素乗算器２３で演算する。 - 特許庁

To provide an image data communication system capable of reducing delay time between an analog-to-digital conversion process and an image compression process, and a delay time between an image expansion process and a digital-to-analog conversion process.例文帳に追加

Ａ／Ｄ変換処理と画像圧縮処理との間に生じる遅延時間、及び画像伸張処理とＤ／Ａ変換処理との間に生じる遅延時間を短縮化することのできる画像データの通信システムを提供することが課題である。 - 特許庁

The wiring cells are constituted by a plurality of wiring patterns existing between the input/output terminals of the transistor cell and the basic cells, between the basic cells, and inside the third basic cells 60, and by changing the wiring cells, delay in the delay adjustment cell is adjusted.例文帳に追加

配線セルは、トランジスタセルの入出力端子と基本セルとの間、基本セル同士、及び第３基本セル６０の内部の複数種の配線パタンからなり、配線セルを変更することにより、遅延調整用セルの遅延調整をする。 - 特許庁

A delay circuit 5 is connected between the input portion 2 and the first output portion 3, and the delay circuit 5 is provided with a series circuit composed of a resistor 6 and a capacitor 7, with the output portion 3 connected with the junction point between the resistor 6 and the capacitor 7.例文帳に追加

入力部２と第１の出力部３との間には遅延回路５が接続され、遅延回路５は抵抗６及びコンデンサ７の直列回路を備え、抵抗６とコンデンサ７との接続点に出力部３が接続されている。 - 特許庁

The design support device calculates delay sensitivities of voltage and temperature about a clock path included in a clock tree generated in clock tree composition processing (step 23), and adjusts the delay sensitivities of two clock paths such that a difference between the delay sensitivities of the two clock paths is brought close to zero.例文帳に追加

設計支援装置は、クロックツリー合成処理（ステップ２３）にて生成したクロックツリーに含まれるクロックパスについて、電圧・温度の遅延感度をそれぞれ算出し、２つのクロックパスの遅延感度の差を０に近づけるように、クロックパスの遅延感度を調整する。 - 特許庁

A timer circuit 23 and a switching circuit 22 perform switching between an element made conductive first and an element made conductive with a delay each time a set time passes so as to delay the conduction of the element 5 at the first half of a conductive section of the coil 1 and so as to delay the conduction of the element 4 at the latter half.例文帳に追加

タイマ回路２３と切替回路２２で、電気コイル１の通電区間の前半では素子５の導通を遅くし、後半では素子４の導通を遅くするように、設定時間の経過毎に、先に導通する素子と遅延して導通する素子を切替える。 - 特許庁

The local oscillation signal time difference that is almost equal to the delay that is caused by a delay involving member such as an SAW filter F1 provided on a signal path set between a down converter M1 and an up converter M2 is generated by a compensation filter F1 and a delay line D.例文帳に追加

ダウンコンバータＭ１からアップコンバータＭ２に至る信号経路上にあるＳＡＷフィルタＦ１等の伴遅延部材により生じる遅延とほぼ同じ時間の局部発振信号時間差を、補償用フィルタＦ１及び遅延線Ｄにより発生させる。 - 特許庁

Voltage detectors I1-In detect peak voltages between both ends of elements when semiconductor elements SW1-SWn are turned on and turned off, and time delay generators 21-2n delay a gate signal by set delay times, and apply the delayed gate signals to the respective semiconductor elements.例文帳に追加

電圧検出器１_1〜１_nは各半導体素子ＳＷ_1〜ＳＷ_nのターンオン時及びターンオフ時の素子両端のピーク電圧をそれぞれ検出し、時間遅れ発生器２_1〜２_nはゲート信号を設定される遅れ時間だけ遅らせて各半導体素子に印加する。 - 特許庁

To maintain phase relation independently of delay quantity even when delay adjustment is performed in a time unit having no relation with the integer times of sampling time of an inverse fast Fourier transform (IFFT) sampling clock, and to solve a delay difference which may be generated between respective OFDM modulation output systems.例文帳に追加

ＩＦＦＴサンプリングクロックのサンプリング時間とは整数倍の関係にない時間単位で遅延調整が成される場合でも、遅延量によらず位相関係を維持して、ＯＦＤＭ変調出力の各系統の間に生じる遅延差を解消する。 - 特許庁

To solve the following problem of hold time verification between registers: variation of a clock delay time is set as a design margin from a statistical delay error of simulation and an actual device, and clock delay becomes large to increase the design margin or design man-hours, and a chip size.例文帳に追加

レジスタ間のホールドタイム検証において、クロック遅延時間のばらつきをシミュレーションと実デバイスとの統計的な遅延誤差から設計マージンとして設定しているが、クロック遅延が大きくなり、設計マージンや設計工数及びチップサイズが増大するのを解決する。 - 特許庁

After amplification of the readout signal is started and the time of delay by a delay circuit U1 elapses, a control signal GEN1 and a control signal GEN2 outputted by the delay circuit U1 change and the connection between the bit lines and the amplifier circuit is released.例文帳に追加

読み出し信号の増幅が開始され、遅延回路Ｕ１による遅延時間が経過した後に、この遅延回路Ｕ１から出力される制御信号ＧＥＮ１および制御信号ＧＥＮ２が変化し、ビット線と増幅回路との接続が開放される。 - 特許庁

In a light receiving control circuit 23, a delay data storage section 29 for storing delay data related to input delay time of light receiving signals S2 and S3 that correspond to a distance between each of light receiving elements 22e-22l and the light receiving control circuit 23 is provided.例文帳に追加

受光制御回路２３には、各受光素子２２ｅ〜２２ｌと受光制御回路２３との間に配される距離に対応した受光信号Ｓ２，Ｓ３の入力遅れ時間に関する遅延データを記憶する遅延データ記憶部２９が設けられている。 - 特許庁

To improve LSI quality by facilitating generation of a test pattern between a plurality of clock domains, and by improving a detection rate of a delay fault between the clock domains.例文帳に追加

複数のクロックドメイン間のテストパターンの生成の容易化およびクロックドメイン間の遅延故障の検出率の向上を図ることにより、ＬＳＩの品質向上を図ること。 - 特許庁

To inexpensively compensate for imbalance and a quadrature error in a delay time and an amplitude between I and Q (or between in-phase/quadrature) without upsizing the circuit scale.例文帳に追加

回路規模を大きくすることなく低コストにて遅延時間及び振幅のＩＱ間(あるいは同相／直交間)不均衡および直交誤差を補償すること。 - 特許庁

A delay time calculation part 23 calculates a difference between the first time and the third time and a difference between the second time and the fourth time, as latency.例文帳に追加

遅延時間算出部２３は、処理遅延時間として第１時刻と前記第３時刻との差及び前記第２時刻と前記第４時刻との差を算出する。 - 特許庁

A delay section is provided for each bit at least one side between the signal processing section 1 and the multiplexing section 2 or between the multiplexing section 2 and the D/A converter 3.例文帳に追加

信号処理部１と多重化部２との間と、多重化部２とＤ／Ａ変換器３との間のうち少なくとも一方にビット毎に遅延部が設けられている。 - 特許庁

To provide a semiconductor integrated circuit for making it unnecessary to strictly adjust a delay between different clock signals, and for facilitating synchronization between the different clock signals.例文帳に追加

異なるクロック信号間の遅延調整を厳密に行なう必要を無くし、異なるクロック信号間の同期を容易にする半導体集積回路を提供する。 - 特許庁

To provide a data communication unit that communicates data between a plurality of communication networks that can conduct data communication isochronously at a small delay even between communication networks whose transmission capability differs from each other.例文帳に追加

複数の通信網間でデータを通信するデータ通信装置において、伝送能力の異なる通信網間においても低遅延で等時性データ通信を行う。 - 特許庁

The beam former 9 sets the average distance between a focus point F and the whole surface of the vibration surface of the oscillators 2 to be a distance between a focus point and the oscillators 2 to be used for delay calculation.例文帳に追加

ビームフォーマ９は、フォーカス点Ｆと振動子２の振動面全面の平均距離を、遅延計算で用いるフォーカス点と振動子２との距離とする。 - 特許庁

The primary storage device system acquires a data reflection situation of the remote copy between it and the secondary storage device system, and manages the data update delay amount between the respective storage device systems.例文帳に追加

プライマリ記憶装置システムが、セカンダリ記憶装置システム間におけるリモートコピーのデータ反映状況を取得し、各記憶装置システム間でのデータ更新遅延量を管理する。 - 特許庁

A range finder 17 of the digital camera 1 calculates the distance between the digital camera 1 and the cellular phone 2 based on the delay time between the received pilot signal and the transmitted pilot signal.例文帳に追加

デジタルカメラ１の測距部１７は、受信したパイロット信号と送信したパイロット信号との遅延時間に基づいて、デジタルカメラ１と携帯電話２との距離を算出する。 - 特許庁

If the failure part is not specified, pseudo delay failure simulation is carried out, and a determining section 208 determines error coincidence between a compared result by tester measurement and a pseudo delay failure simulation result.例文帳に追加

故障箇所が特定されていない場合、擬似遅延故障シミュレーションを実行して、判断部２０８により、テスター測定による比較結果と擬似遅延故障シミュレーション結果とのエラー一致性を判断する。 - 特許庁

The control section 10 outputs a control voltage VC, corresponding to a phase difference between output signals CLKA and CLKB of two prescribed delay sections D(4) and D(n) from among n delay sections D(1) to D(n).例文帳に追加

制御部１０は、ｎ個の遅延部Ｄ（１）〜Ｄ（ｎ）のうち所定の２個の遅延部Ｄ（４），Ｄ（ｎ）の出力信号ＣＬＫＡ，ＣＬＫＢの位相差に応じた制御電圧ＶＣを出力する。 - 特許庁

The multipath delay quantity is determined from a relation table between the pseudo distance difference values and the multipath delay quantity based on the normalized first pseudo distance difference value Δρ_21 and second pseudo distance difference value Δρ_31(S106).例文帳に追加

正規化した第１擬似距離差分値Δρ_２１と第２擬似距離差分値Δρ_３１を元に、擬似距離差分値とマルチパス遅延量との関係テーブルから、マルチパス遅延量を決定する（Ｓ１０６）。 - 特許庁

Subtraction circuits 9 to 17 subtract a signal value (output value of delay circuit 4) of a pixel under consideration from a signal value of pixels outputted from delay circuits 1 to 8 to thereby calculate a difference between the signal values.例文帳に追加

減算回路９〜１７では、遅延回路１〜８から出力される画素の信号値から注目画素の信号値（遅延回路４の出力値）を減算する事により、信号値の差を計算する。 - 特許庁

To provide an efficient time delay determination method of high reliability, in an obstacle detector for measuring a time delay between a transmission signal and a reception signal to draw out a distance up to an object.例文帳に追加

送信信号と受信信号間の時間遅延を測定して物体までの距離を導出する障害物検出装置において、より効率的で信頼性の高い時間遅延決定方式を得る。 - 特許庁

A propagation delay time estimator estimates a propagation delay error that is a time difference between a first discrete time signal and a second discrete time signal which are the same originally.例文帳に追加

本発明は、当初は同一信号であった第１の離散的時間信号と、第２の離散的時間信号との時間差である伝搬遅延時間を推定する伝搬遅延時間推定器に関する。 - 特許庁

The bias circuit supplies bias voltages to the differential delay cells so that a ratio of voltage swing to bias current of the delay cell is kept constant by referring to the relationship between the ratio and a value of the fixed resistor.例文帳に追加

バイアス回路は、遅延セルの電圧振幅とバイアス電流との比と、前記固定抵抗の値との関係を利用して、前記比がが一定になるように遅延セルにバイアス電圧を供給する。 - 特許庁

Correlation integrators 36a, 36b, 36c perform correlation operation between each delay reference signal and a reception signal to detect the interference signal and the delay time candidate of the interference signal.例文帳に追加

相関積分器３６ａ，３６ｂ，３６ｃは、各遅延リファレンス信号と受信信号との相関演算を行うことにより、干渉信号及びその干渉信号の遅延時間候補を検出する。 - 特許庁

A delay time estimate section 106 estimates the delay time from a difference between a reception time of a packet measured on the basis of an internal clock generator 107 and a time denoted by a time stamp of a received packet.例文帳に追加

遅延時間は、遅延時間推定部１０６において、内部クロックジェネレータ１０７に基づいて測定したパケットの受信時刻と受信パケットのタイムスタンプが示す時刻の差から推定される。 - 特許庁

Measuring an adjacent channel leakage power ratio and using the delay element 1-23 to delay the analog signal in a way of minimizing the ratio can adjust the composition timing between the main signal and the distortion compensation signal.例文帳に追加

隣接チャネル漏洩電力比を測定してそれが最小となるように、遅延素子１−２３の遅延量することにより、主信号と歪補償信号との合成タイミングを調整する。 - 特許庁

A propagation delay time estimator estimates propagation delay time that is a time difference between a first discrete time signal and a second discrete time signal which are originally the same signal.例文帳に追加

本発明は、当初は同一信号であった第１の離散的時間信号と、第２の離散的時間信号との時間差である伝搬遅延時間を推定する伝搬遅延時間推定器に関する。 - 特許庁

Therefore, it is possible to reduce a wiring parasitic capacity between the bit lines 131a and 131b and the main word line 112A, and to prevent the generation of bit line delay, and to reduce the delay time of a memory operation.例文帳に追加

ビット線１３１ａ，１３１ｂにおいて、メインワード線１１２Ａとの間の配線寄生容量が低減され、ビット線遅延がなくなり、メモリ動作の遅延時間を低減させることができる。 - 特許庁

The delay measuring circuit 12 detects a phase difference between the reference pulse PS1 and the delayed pulse PS2d at the start or end timing of the pulses, and outputs delay information representing the detected phase difference.例文帳に追加

遅延測定回路１２は、パルスの開始時同士または終了時同士で基準パルスＰＳ１に対する遅延パルスＰＳ２ｄの位相差を検出し、検出した位相差を示す遅延情報を出力する。 - 特許庁

A shear in print between the nozzles can be corrected by setting up the writing-out time for each nozzle by determining the delay of the printing-start time, and then, by correcting gaps of letters based on the time-delay.例文帳に追加

従来の印字制御方式において、書出し時間をノズル毎に設定できることにより、ノズル間の書出し位置のズレを無くすことのできるインクジェット記録装置の実現が可能となる。 - 特許庁

The tri-state buffer has the small area, in addition to that, has an ability for compensating delay difference between rise and fall of a signal and delay of the entire circuit is reduced by using the ability.例文帳に追加

本トライステートバッファは、面積が小さことに加えて、信号の立ち上がりと立ち下がりの遅延差を補償する能力を有しており、この能力を使って、回路全体の遅延も低減できる。 - 特許庁

The counter potential deviation due to delay of a gate signal and that due to delay of a common signal cancel each other so as to dissolve the counter potential deviation between the upper edge and on the lower edge of the panel.例文帳に追加

ゲート信号の遅延に起因する対向ずれとコモン信号の遅延に起因する対応ずれとが互いに打ち消しあい、パネル上側端とパネル下側端との間の対向ずれが解消される。 - 特許庁

When a computer game is played via a network suffering from communication delay, delay times between game equipments are decided before the game is started and the times that the game equipments count are synchronized based on them.例文帳に追加

通信遅延を有するネットワークを介してコンピュータゲームの対戦が行われる場合、ゲーム開始前に、ゲーム装置間の遅延時間を求め、それに基づいて、各ゲーム装置がカウントする時間の同期が取られる。 - 特許庁

To provide a semiconductor circuit device which can achieve a stable operation with a small delay between chips in laminated chip layers.例文帳に追加

積層チップ内の各チップ間で、低遅延で安定した動作を実現可能な半導体集積回路装置を提供する。 - 特許庁