「delay between」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a delay stage and a delay circuit which are insensitive to operational power supply voltage and have nearly constant delay time, regardless of the time intervals between pulses of an input signal.例文帳に追加

動作電源電圧に鈍感であり、かつ入力信号のパルス間の時間間隔に関係なくほぼ一定の遅延時間を持つ遅延ステージおよび遅延回路を提供する。 - 特許庁

Thereafter, in the delay adjustment part, proper vias for delay adjustment are selected among unconnected vias if adjustment of delay time is necessary, and the wiring between the vias on the first wiring is removed.例文帳に追加

その後、遅延調整部において、遅延時間の調整が必要であれば、未接続ビアから、遅延調整に適したビアを選択し、第１の配線上のビア間の配線を削除する。 - 特許庁

An advance/delay discriminator 26 compares the acquired parallel data with the advance/delay reference, to discriminate between the advance and delay of a reference timing of a synchronous clock at the apparatus side, relative to the serial data.例文帳に追加

進み／遅れ判別部２６は、取得したパラレルデータと進み／遅れ基準とを比較して、シリアルデータに対する装置側の同期クロックの基準タイミングの進み／遅れを判別する。 - 特許庁

Then, the delay element of the first path is fixed and the delay element in the second path is switched to that of the first path for calculating a phase difference between different delay elements in the second path.例文帳に追加

それから、第１経路の遅延素子を固定し、第２経路の遅延素子を第１経路のものに切り替えて、第２経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

A delay section 4 delays the encoded stream SB, having a shorter encoding delay out of the encoded streams SA and SB steadily by a time, corresponding to the difference in the encoding delay between the SA and SB.例文帳に追加

遅延部４は符号化ストリームＳＡ及びＳＢのうち、符号化遅延が短い方のＳＢを、ＳＡの符号化遅延とＳＢの符号化遅延の差の時間分定常的に遅延する。 - 特許庁

To improve independency, namely, incoherency, between a delay measuring object circuit and a delay time evaluation circuit, concerning the delay time evaluation circuit and a semiconductor device.例文帳に追加

本発明は、遅延時間評価回路及び半導体装置に関し、遅延測定対象回路と遅延時間評価回路の独立性、即ち、非干渉性を向上することを目的とする。 - 特許庁

A delay analyzing tool 22 finds the propagation delay time of the input signal path of the specified element and calculates the difference in propagation delay time between corresponding paths of the circuits shown by the two circuit diagrams.例文帳に追加

ディレイ解析ツール２２は、特定した素子の入力信号パスの伝搬遅延時間を求め、２つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。 - 特許庁

A reading position that makes the difference minimum corresponds to a delay difference between the sound signals.例文帳に追加

この差分が最小となる読み出し位置は音声信号間の遅延差に相当する。 - 特許庁

To prevent delay of signal transmission between specified units which are requested to have high synchronism precision.例文帳に追加

高い同期精度が要求される特定のユニット間の信号伝達の遅延を防止する。 - 特許庁

RADIO-RECEIVING DEVICE AND METHOD FOR DETECTING DIFFERENTIAL DELAY BETWEEN BRANCHES IN THE RADIO- RECEIVING DEVICE例文帳に追加

無線受信装置及び無線受信装置におけるブランチ間遅延差検出方法 - 特許庁

An external measuring terminal is provided between an oscillation circuit and a frequency divider circuit of the delay circuit.例文帳に追加

遅延回路の発振回路と分周回路の間に外部測定端子を設ける。 - 特許庁

The position of the feature section expresses the delay between the first and second signals.例文帳に追加

上記特徴部の位置が、第１の信号と第２の信号との間の遅延を表す。 - 特許庁

To appropriately set a delay of an image signal between a plurality of light sources for exposure.例文帳に追加

露光のための複数の光源の間の画像信号の遅延を適切に設定する。 - 特許庁

Respective delay amounts between adjacent multipliers are partially set in different values.例文帳に追加

各乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されている。 - 特許庁

To estimate a delay time between transmitting and receiving edge routers while saving a line utilization band.例文帳に追加

回線使用帯域を節約して送受信エッジルータ間での遅延時間を推定する。 - 特許庁

To maintain fairness between reception side devices by reducing control delay or control load.例文帳に追加

制御遅延や制御負荷を少なくしつつ、受信側装置間での公平性を保つ。 - 特許庁

According to degradation between both delay times, the frequency characteristics of hot carrier degradation is evaluated.例文帳に追加

両者の遅延時間の劣化に基づき、ホットキャリア劣化の周波数特性を評価する。 - 特許庁

To perform normal signal processing without being affected by delay variation in a device between routes.例文帳に追加

経路間デバイスでの遅延の変化の影響を受けずに正常な信号処理を行う。 - 特許庁

To precisely compensate delay time in a signal transmitted between nodes in daisy chain connection.例文帳に追加

デイジーチェーン接続されたノード間を伝送する信号の遅延時間を精度よく補償する。 - 特許庁

The switch is controlled between on and off based on the determination signal which has been delayed by the delay unit.例文帳に追加

スイッチは、遅延部で遅延させた判定信号に基づいてオン／オフ制御される。 - 特許庁

DEVICE FOR DETERMINATION OF TIME-DELAY BETWEEN MAIN-STREAM ULTRASONIC FLOW SENSOR AND SIDE-STREAM GAS ANALYZER例文帳に追加

主流超音波フローセンサと副流ガスアナライザとの間の時間遅延を決定する装置 - 特許庁

A delay circuit section 45 is placed between a signal conversion section 42 and a buffer 44.例文帳に追加

信号変換部４２とバッファ４４との間には遅延回路部４５が配設されている。 - 特許庁

The maximum path delay between the first block and the second block is calculated from the longest distance.例文帳に追加

この最長距離から、第１のブロックと第２のブロックとの最大パスディレイを算出する。 - 特許庁

Transmission delay t1 to t0 occurs between an external clock and a main signal.例文帳に追加

外部クロックと主信号との間には、ｔ１−ｔ０の伝送遅延が生じている。 - 特許庁

METHOD AND DEVICE FOR FINDING DELAY BETWEEN SIGNALS, AND CLOSED-LOOP FEEDBACK SYSTEM USING THE METHOD例文帳に追加

信号間の遅延を求める方法、装置、および方法を用いる閉ループフィードバックシステム - 特許庁

The values are examined to determine the delay which corresponds to the greatest coincidence between the signals.例文帳に追加

その値を調べて、信号間の最も大きい一致に対応する遅延が求められる。 - 特許庁

A normalization circuit 2058 normalizes delay detection output averaged between the fingers.例文帳に追加

正規化回路２０５８では、フィンガ間で平均化された遅延検波出力を正規化する。 - 特許庁

To reduce delay between the end of cardiopulmonary resuscitation and administration of a defibrillating shock.例文帳に追加

心肺蘇生の終了と除細動ショックの実施との間の遅延を減少させる。 - 特許庁

Based on the delay analysis result, a delay difference between a clock delay value analyzed based on each corner condition and a clock delay value analyzed based on the other corner condition different from the corner condition concerned is calculated for each corner condition.例文帳に追加

このあと、この遅延解析結果に基づいて、コーナー条件ごとに、コーナー条件を用いて解析されたクロック遅延値と、コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する。 - 特許庁

To achieve real-time remote photographing by a plurality of devices without delay by measuring delay between terminals in one-to-many packet communication beforehand and storing images preceding to shuttering by a delay amount in accordance with the delay amount.例文帳に追加

１対多のパケット通信における各端末間の遅延を予め測定して、その遅延量に合わせてシャッターから遅延量分前の画像を保存することにより、遅延の無いリアルタイムの複数台による遠隔撮影を実現する。 - 特許庁

A plurality of internal storage elements existing in the logic block are represented by one or a plurality of internal latches, and with respect to delay values between the terminals and the internal latches and between the internal latches and the terminals, the largest delay value is selected among a plurality of delay values to represent the delay values.例文帳に追加

また、論理ブロック内にある複数の内部記憶素子は、１又は複数のインターナルラッチによって代表させ、端子とインターナルラッチ及びインターナルラッチと端子間のディレイ値も複数あるディレイ値の中から最大のものを選択し、これによってディレイ値の代表値とする。 - 特許庁

If the IP macro 12 and the client designed circuit 14 pass the output delay test and the input delay test, respectively, it is determined that the delay between the scan flip-flop 21, 24 is within one cycle by a function clock F_CLK and the delay between the scan flip-flop 21, 24 is not a problem.例文帳に追加

ＩＰマクロ１２の出力遅延試験及び顧客側設計回路１４の入力遅延試験が合格であれば、スキャンフリップフロップ２１、２４間の遅延はファンクションクロックＦ＿ＣＬＫで１サイクル内に収まり、スキャンフリップフロップ２１、２４間の遅延に問題はないと判定する。 - 特許庁

The delay time of an electric wave between the station 5 and the station 6 is calculated from Δt1 and Δt2, to obtain the distance between the two stations.例文帳に追加

この△ｔ_2，△ｔ_1から自局と他局間の電波の遅延時間を求めて両者間の距離を算出する。 - 特許庁

To increase the operation speed between a macro and adjacent logic by suppressing the phase difference (delay) between a root clock and a CTS clock.例文帳に追加

ルートクロックとＣＴＳクロック間の位相差（遅延）を抑えて、マクロと隣接ロジック間の動作速度を向上させること。 - 特許庁

To compensate for skew between an external clock and data or between the external clock and an internal clock by adopting single replica-delay unit.例文帳に追加

１つのレプリカ遅延部を採用して外部クロックとデータまたは外部クロックと内部クロック間のスキューを補償する。 - 特許庁

By making changeable the number of delay elements connected between the input and the output of a delay circuit 21 included in a delay unit 20, and by changing the above number according to a signal (freq) indicating the changeover of a reference clock ck2, the delay time of the overall delay unit 20 is changed instantaneously.例文帳に追加

遅延装置２０に含まれる遅延回路２１の入出力間に接続される遅延素子の数を変更可能にしておき、基準クロックｃｋ２の切り替えを指示する信号ｆｒｅｑに応じてこの数を変更することで、遅延装置２０全体の遅延時間を瞬時に変更する。 - 特許庁

Delay correction buffers 104, 105 conduct delay correction in advance so as to eliminate the delay difference between the channels when transmission data reaches the reception station side based on the received delay difference and the transmission station transmits the transmission data whose delay is corrected as above to the reception station side.例文帳に追加

送信局側では、受信した遅延差に基づいて、送信データが受信局側に到達したときにチャネル間の遅延差が解消されるように遅延補正バッファ（１０４，１０５）によって予め遅延補正を行い、このように遅延補正された送信データを受信局側へ送信する。 - 特許庁

When the comparison result DSTE represents dissidence between the delay value and the setting delay value, a counter circuit A4 outputs an adjustment value CNT<n:0>.例文帳に追加

カウンタ回路Ａ４は比較結果ＤＳＴＥが遅延値と設定遅延値との一致を表さないとき、調整値ＣＮＴ＜ｎ：０＞を出力する。 - 特許庁

To compensate for a cycle delay developed by cable length between various nodes and hubs by a delay circuit by allowing control of frame alignment by means of the hubs.例文帳に追加

遅延回路が、ハブによるフレーム整列の制御を可能にし、種々のノード−ハブ間のケーブル長により生ずるサイクル遅延を補償する。 - 特許庁

To provide a method for calculating delay time, accurately calculating delay variation occurred due to relative dispersion between two specific paths.例文帳に追加

特定の２つのパス間の相対ばらつきによって発生する遅延変動分を精度よく計算する遅延時間計算方法を提供する。 - 特許庁

Thereby the timewise dependence between the triangle 81 and a trapezoid 82 can be expressed by "connection delay rate 100% + connection delay time 0 sec".例文帳に追加

よって三角形８１と台形８２の時間的依存関係は、接続遅延率１００％＋接続遅延時間０ｓｅｃと表現できる。 - 特許庁

To provide a semiconductor integrated circuit in which a delay amount of a path between flip-flops can be measured, and to provide a delay measurement method of the semiconductor integrated circuit.例文帳に追加

フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供する。 - 特許庁

To provide a delay calculation method for precisely calculating a delay time variation generated due to an on-chip variation between two specified relative paths.例文帳に追加

特定の２つのパス間の相対ばらつきによって発生する遅延変動分を精度よく計算する遅延時間計算方法を提供する。 - 特許庁

In delay time τ_1 to τ_4, correlation of guide interval parts is obtained by executing correlation operation between the receiving signal and each of the τ_1 to τ_4 delay signals.例文帳に追加

遅延時間τ_1〜4は、受信信号とτ_1〜4遅延信号の相関演算を行うとガードインターバル部分の相関が得られるような時間である。 - 特許庁

iv. Signal processing equipment for which the distributed delay time (this refers to the difference between the maximum and minimum delay time values for a frequency) exceeds 10 microseconds 例文帳に追加

４　分散型遅延時間（周波数に応じた遅延時間の最大の値と最小の値との差をいう。）が一〇マイクロ秒を超えるもの - 日本法令外国語訳データベースシステム