「dummy array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The array blocks of the dummy patterns are formed in the present rectangular blocks in accordance with the determined array size.例文帳に追加

決定されたアレイサイズに基づいて、現在の矩形ブロック中にダミーパターンのアレイブロックを生成する。 - 特許庁

The Dummy BL and the Dummy/BL have wiring widths equal to bit lines in the memory cell array MCA.例文帳に追加

ＤｕｍｍｙＢＬとＤｕｍｍｙ／ＢＬとは、メモリセルアレイＭＣＡ内のビット線と同等の配線幅を有する。 - 特許庁

A dummy diode array (A2) including dummy diodes each not having an infrared absorption structure and/or a heat insulation structure is provided independent from a pixel array (A1).例文帳に追加

さらに、画素アレイ（Ａ１）とは別に、赤外線吸収構造及び／または断熱構造を有しないダミーダイオードからなるダミーダイオードアレイ（Ａ２）を設ける。 - 特許庁

Then a dummy cancel means 25 cancels the placement of dummy gate blocks and a gate array means 26 arrays successively the gate array blocks at all blank parts of the dummy gate blocks.例文帳に追加

ダミーゲートブロックとセルベースブロックとの間隙に隙間充填ブロックを配列してからダミーゲートブロックの配置を解除し、その空白にゲートアレイブロックを配列してから空白に隙間充填ブロックを配列する。 - 特許庁

The semiconductor memory device for accessing the designated memory cell MC of a memory cell array 1 is provided with: a dummy row array 4, a dummy word line 5; and a timing controller 16.例文帳に追加

メモリセルアレイ１中の指定のメモリセルＭＣにアクセス可能な半導体装置において、ダミーロウアレイ４、ダミーワード線５、およびタイミングコントローラ１６などを備えている。 - 特許庁

A memory cell array 10 has a plurality of memory cells MC and dummy memory cells DMC.例文帳に追加

メモリセルアレイ１０は、複数のメモリセルＭＣおよびダミーメモリセルＤＭＣを有する。 - 特許庁

Degradation of sensitivity by a negative feedback effect due to a wiring resistance of the pixel array (A1) is canceled by the dummy diode array.例文帳に追加

画素アレイ（Ａ１）の配線抵抗に起因する、負帰還効果による感度低下をダミーダイオードアレイによりキャンセルする。 - 特許庁

A semiconductor memory device is provided with a memory array section 1, word lines 2, memory cells 3, bit lines 4, sense amplifiers 5, dummy bit lines 6, dummy memory cells 7, and a plurality of dummy sense amplifiers 8a, 8b, 8c.例文帳に追加

半導体記憶装置に、メモリアレイ部１、ワード線２、メモリセル３、ビット線４、センスアンプ５、ダミービット線６、ダミーメモリセル７、および複数のダミーセンスアンプ８ａ，ｂ，ｃを設ける。 - 特許庁

Dummy bit lines Dummy BL and Dummy/BL are arranged by setting a pitch equal to a pitch between bit lines in a memory cell array MCA outside a bit line BL0 arranged in the end of the memory cell array MCA.例文帳に追加

メモリセルアレイＭＣＡの端部に配置されたビット線ＢＬ０の外側に、メモリセルアレイＭＣＡ内のビット線間のピッチと同一のピッチを空けて、ダミービット線ＤｕｍｍｙＢＬ及びＤｕｍｍｙ／ＢＬを配置する。 - 特許庁

A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加

メモリアレイの相補ビット線に対応した第１ダミー線と第２ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第１ダミー線と第２ダミー線との間に接続された複数の第１ダミーセルとで書き込みダミービットを構成する。 - 特許庁

The cross point cell array 1 is provided with a plurality of memory cells 2 and a plurality of dummy cells 8.例文帳に追加

クロスポイントセルアレイ１は，複数のメモリセル２と，複数のダミーセル８とを備えている。 - 特許庁

A regular memory cell MC and a dummy cell DMC are arranged continuously in a memory array 10.例文帳に追加

正規メモリセルＭＣおよびダミーセルＤＭＣは、メモリアレイ１０に連続的に配置される。 - 特許庁

The dummy signal line 36 is formed in the outer peripheral area 32 of the TFT array substrate.例文帳に追加

ダミー信号線３６は、ＴＦＴアレイ基板の外周領域３２に形成される。 - 特許庁

To provide an automatic designing method which is capable of forming dummy patterns as an array block while maintaining the regularity of their array.例文帳に追加

ダミーパターンを、その配列の整然性を維持したままアレイブロックとして生成することのできる自動設計方法を提供する。 - 特許庁

A cell placement means 22 places the cell base blocks in response to the design data, a dummy array means 23 arrays successively the dummy gate blocks in spaces among the cell base blocks and a gap array means 24 arrays successively the gap filling blocks at all positions where no cell base blocks nor dummy gate blocks are placed.例文帳に追加

ゲートアレイブロックと同幅で配置される位置が半分だけシフトするダミーゲートブロックを登録しておき、外部入力される設計データに対応してセルベースブロックを配置してから空白にダミーゲートブロックを配列する。 - 特許庁

The plurality of dummy pixels 21 are formed outside a display area 14 on a TFT array substrate 1, and a photodiode 31 is provided in each dummy pixel 21.例文帳に追加

ＴＦＴアレイ基板１上の表示エリア１４外に複数のダミー画素２１を作成し、ダミー画素２１内にフォトダイオード３１を設ける。 - 特許庁

Consequently, the keys 5 swing on the dummy hammers 7 without shifting in the array direction of the keys 5.例文帳に追加

そのため、鍵５は疑似ハンマー７に対し、鍵５の配列方向にぶれない状態で揺動する。 - 特許庁

Since only the dummy memory cell of a selected array is activated upon data reading, a charge/discharge current is not generated in a bit line of a non-selected array.例文帳に追加

データ読出時には、選択列のダミーメモリセルのみが活性化されるので、非選択列のビット線には充放電電流が発生しない。 - 特許庁

To electrically isolate a virtual ground type memory cell array region and a virtual ground type dummy cell array region by suppressing increase in the chip size.例文帳に追加

チップサイズの増加を抑えて、仮想接地型メモリセルアレイ領域と仮想接地型ダミーセルアレイ領域とを電気的に分離すること。 - 特許庁

An erase voltage Vers (-8 V) is applied to a dummy main bit line DMBL0 of a dummy cell array region 20 via an erase voltage supply transistor 2, and a negative voltage (-8 V) is applied to the drains of dummy cells DCELL0, DCELL0,... and sources of dummy cells DCELL1, DCELL1,... in the BLOCKn through the dummy sub-bit line DSBL.例文帳に追加

ダミーセルアレイ領域２０のダミーメインビット線ＤＭＢＬ０に消去電圧供給トランジスタ２を介して消去電圧Ｖｅｒｓ（−８Ｖ）を印加して、ダミーサブビット線ＤＳＢＬを通じてＢＬＯＣＫｎ内のダミーセルＤＣＥＬＬ０，ＤＣＥＬＬ０・・・のドレイン及びダミーセルＤＣＥＬＬ１，ＤＣＥＬＬ１・・・のソースに負電圧（−８Ｖ）を印加する。 - 特許庁

The integrated semiconductor circuit which is wired with a metal layer and has the dummy gate array is characterized in that a power supply circuit of the dummy gate array is provided with a switching element.例文帳に追加

メタル層で配線がなされるとともにダミーゲートアレイを有する集積半導体回路において、ダミーゲートアレイの電源回路にスイッチング素子を設けたことを特徴とする集積半導体回路を提供する。 - 特許庁

A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.例文帳に追加

メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁

The base thin film transistor substrate 310 includes a plurality of array areas where thin-film transistor arrays are fabricated; a dummy area between the plurality of array areas; multi holes 341 formed through an insulating film in a dummy sealing area where a dummy sealant 306 is applied on the dummy area; and apertures 338 formed through the insulating film in the outline area of the dummy sealing area in the dummy area.例文帳に追加

本発明の薄膜トランジスター母基板３１０は、薄膜トランジスターアレーが形成された多数のアレー領域と、多数のアレー領域間のダミー領域と、ダミー領域のうちダミーシーリング材３０６が塗布されるダミーシーリグ領域に絶縁膜を貫通して形成されたマルチホール３４１と、ダミー領域のうちダミーシーリング領域の外郭領域に絶縁膜を貫通して形成された開口部３３８を備えている。 - 特許庁

Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).例文帳に追加

しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁

The dummy through-holes 23a are arranged so as to surround all the through-holes 23 or a memory cell array region.例文帳に追加

ダミースルーホール２３ａは、スルーホール２３全体すなわちメモリセルアレイ領域を囲むように配置される。 - 特許庁

The dummy hammers 7 slide while sandwiched between hammer deviation preventive pieces 34, so the dummy hammers slide on the frame 3 without shifting in the array direction of the keys 5.例文帳に追加

また、疑似ハンマー７は、ハンマーブレ防止片３４に挟まれた状態で摺動するため、疑似ハンマー７はフレーム３に対し鍵５の配列方向にぶれない状態で摺動する。 - 特許庁

An element array formed by combining MTJ (magnetic tunnel junction) elements 23 and dummy elements 28 has a lattice-shaped dense pattern.例文帳に追加

ＭＴＪ素子２３及びダミー素子２８を合わせた素子アレイは、格子状の密集パターンを有している。 - 特許庁

The array blocks included word lines, memory cells, bit lines, dummy word lines DWL0, DWL1, and transistors 1a, 1b.例文帳に追加

アレイブロックは、ワード線、メモリセル、ビット線、ダミーワード線ＤＷＬ０，ＤＷＬ１、およびトランジスタ１ａ，１ｂを含む。 - 特許庁

The semiconductor device including a cell array has provided with a process failure detection circuits, having a layout pattern of the substantially same shape as that of the cell of the cell array in a dummy region provided in the periphery of the cell array.例文帳に追加

セルアレイを含む半導体装置において、セルアレイの周囲に設けられたダミー領域にセルアレイのセルと略同一形状のレイアウトパターンを有するプロセス不良検出回路を設ける。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory laminate in a memory array region and with a dummy laminate in a peripheral circuit region, wherein dummy holes 31a and 31b are formed in the dummy laminate, and insulating members are buried therein.例文帳に追加

不揮発性半導体記憶装置において、メモリアレイ領域にメモリ積層体を設け、周辺回路領域にダミー積層体を設け、ダミー積層体にダミーホール３１ａ，３１ｂを形成し、その内部に絶縁部材を埋め込む。 - 特許庁

To provide a semiconductor memory device in which a dummy memory cell is arranged on the out side of a memory cell array without increasing a chip size.例文帳に追加

チップサイズを増大させることなく、メモリセルアレイの外部にダミーメモリセルを配置した半導体記憶装置を提供する。 - 特許庁

This is achieved by providing large region data signal (dummy data signal) tracking actual memory-array-data.例文帳に追加

これは実際のメモリ・アレイ・データを追跡する大域データ信号（ダミー・データ信号）を提供することにより達成される。 - 特許庁

For the distribution of a group cipher key by a Burmester- Desmedt, virtual dummy members corresponding to group members are provided for a base station and group array constitution having group members between the dummy members is obtained.例文帳に追加

Burmester-Desmedt法によるグループ暗号鍵の配送において、グループメンバーに相当する仮想的なダミーメンバーを基地局に設け、ダミーメンバーによってグループメンバーをはさむグループ配列構成とする。 - 特許庁

A word line keeper circuit 13 added so as to reduce power consumption during stand-by by executing power supply separation between the memory cell array part 10 of SRAM Macro and a peripheral circuit part, is formed by commonly using a dummy element in the dummy element area 14 of the memory cell array part.例文帳に追加

SRAM Macroのメモリセルアレイ部１０と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路１３を、メモリセルアレイ部のダミー素子領域１４のダミー素子を共用して形成する。 - 特許庁

A driver column 14 selects the same dummy pixel of a dummy pixel portion 11a every time selecting a read row of an effective pixel array 11, and a pixel read circuit column 15 reads out values of effective pixels on the selected read row and the dummy pixel.例文帳に追加

ドライバ列１４は、有効ピクセルアレイ１１の読み出し行を選択するたびに、ダミーピクセル部１１ａの同一のダミーピクセルを選択し、ピクセル読み出し回路列１５は選択された読み出し行の有効ピクセルとダミーピクセルの値を読み出す。 - 特許庁

To provide a surface emitting laser array capable of reducing a difference in etching depth in an in-plane direction of a substrate without using a dummy element.例文帳に追加

ダミー素子を用いずに基板の面内方向におけるエッチング深さの差を低減可能な面発光レーザアレイを提供する。 - 特許庁

The dummy access transistor ATRd is turned on in response to activation of column selection lines CSL1 to CSLm of a corresponding memory cell array.例文帳に追加

ダミーアクセストランジスタＡＴＲｄは、対応するメモリセル列のコラム選択線ＣＳＬ１〜ＣＳＬｍの活性化に応答してオンする。 - 特許庁

Thereby, charging current to the floating capacity of the dummy cell from the virtual ground type memory cell array region and geneation of leak current can be prevented.例文帳に追加

仮想接地型メモリセルアレイ領域からダミーセルの浮遊容量への充電電流やリーク電流の発生を防止する。 - 特許庁

A dummy thin-film thermosensitive element array 13 is installed around a photosensitive area 12 so as to surround four sides of the area 12.例文帳に追加

感光エリア１２の周辺には、その感光エリア１２の四辺を取り囲むようにダミー薄膜感熱素子配列１３が設けられている。 - 特許庁

In a cell contact pad system, a continuous dummy cell contact pad which intersects a cell gate electrode is formed in the outer circumference of a memory cell array.例文帳に追加

セルコンタクトパッド方式において、メモリセルアレイの外周部にセルゲート電極と交差し、連続するダミーのセルコンタクトパッドを形成する。 - 特許庁

To improve property by excluding dummy cell array or by reducing imbalance in a bit line capacity or an adjacent noise caused by the same.例文帳に追加

ダミーセルアレイの排除、またはビット線容量のアンバランス若しくはこれを原因とする隣接ノイズの低減による特性の改善ができる。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

Therefore, even when this keyboard unit 1 is vertically placed, neither the keys 5 nor the dummy hammers 7 shift in the array direction of the keys 5, thereby surely preventing the keys 5 and dummy hammers 7 from striking each other to generate noise.例文帳に追加

従って、この鍵盤装置１では、縦置きしても、鍵５と疑似ハンマー７とが鍵５の配列方向にぶれることがないので、鍵５と疑似ハンマー７がぶつかって発生する雑音を確実に防止することができる。 - 特許庁

Since a window or a hole for viewing the dummy part of a piezoelectric element is made through a diaphragm, the dummy part can be confirmed directly and thereby positioning can be performed accurately in the array direction and the height direction.例文帳に追加

振動板を通して圧電素子のダミー部を覗くことが出来る窓又は穴を設け、このダミー部を直接確認可能なことにより、列設方向及び高さ方向の位置決めを正確に行いうことができる。 - 特許庁

A voltage corresponding to a boosting voltage VDDR is applied to the gate of a dummy memory cell 186 having a threshold voltage corresponding to the memory cell of a redundant memory cell array 1a to read the data of the dummy memory cell 186.例文帳に追加

冗長メモリセルアレイ１ａ中のメモリセルに対応する閾値電圧を有するダミーメモリセル１８６のゲートに、昇圧電圧ＶＤＤＲに対応する電圧を与えてダミーメモリセル１８６のデータ読出しを行う。 - 特許庁