「dummy array」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To improve an operation margin by increasing the amount of accumulated charge of memory cells in the memory cell array by simple constitution and also to improve the operation margin of a DRAM without increasing a power consumption or chip area by making a dummy cell unnecessary.例文帳に追加

簡単な構成でメモリセルアレイ内のメモリセルの蓄積電荷量を増加させ、動作マージンを向上させると共に、ダミーセルを不要とし、消費電力やチップ面積を増やさずにＤＲＡＭの動作マージンを向上させる。 - 特許庁

In the semiconductor memory device composed of a memory cell array including a plurality of regular memory cells and a plurality of sense amplifier circuits, the memory cell array has regular memory cells MC to be used for write and read operation of desired data and a smoothing capacitor (specifically, dummy cells DMC to be used for smoothing capacitor) for reducing power source noise.例文帳に追加

複数の正規メモリセルを含むメモリセルアレイと複数のセンスアンプ回路からなる半導体記憶装置において、メモリセルアレイには、所望のデータの書込み及び読出し動作に利用する正規メモリセルＭＣと、電源ノイズを低減するための平滑容量（具体的には平滑容量に利用するダミーセルＤＭＣ）を有する。 - 特許庁

When the conductivity type of the diffusion layer of a dummy cell region 22 is made opposite to that of the diffusion layers of adjacent memory cells, the diffusion layer formed in the dummy cell region 22 can also the used as a well potential supplying diffusion layer and the increase of the chip area caused by the increase of the split number of a memory cell array section can be suppressed.例文帳に追加

ダミーセル領域２２の拡散層の導電型をそれと隣接するメモリセルのセルの拡散層と逆にすれば、ダミーセル領域２２に形成される拡散層をウェル電位供給用拡散層として兼用することができ、メモリセルアレイ部の分割数が増大することによるチップ面積の増大を抑制することができる。 - 特許庁

A memory cell array 1 has a memory cell MC, having a ferroelectric capacitor CM storing binary data in a non-volatile state according to positive or negative residual polarization, and a dummy cell DC having a capacitor CD for reference generating reference voltage.例文帳に追加

メモリセルアレイ１は、残留分極の正負に応じて二値データを不揮発に記憶する強誘電体キャパシタＣＭを持つメモリセルＭＣと、参照電圧を発生する参照用キャパシタＣＤを持つダミーセルＤＣとを有する。 - 特許庁

At the timing of stopping the discharge of charges stored in a photodiode PD by a discharge transistor TR_OFG in order to enter the exposure period of a pixel array part, a selection pulse SEL for operating a selection transistor TR_SEL is generated as for a selection pulse line SEL for the pixels of a dummy row not contributing to images among pixels configuring the pixel array part.例文帳に追加

画素アレイ部の露光期間に入るため、排出トランジスタＴＲ＿ＯＦＧによりフォトダイオードＰＤに蓄積された電荷の排出が停止されるタイミングで、画素アレイ部を構成する画素のうち、画像に寄与しないダミー行の画素について、選択パルス線ＳＥＬより選択トランジスタＴＲ＿ＳＥＬを動作させるための選択パルスＳＥＬが発生される。 - 特許庁

A picture frame light shielding film (53) that defines a picture frame region in which various wiring, circuit patterns, dummy pixel electrodes or the like are arranged, is formed on the TFT array substrate side, of the same film as an electrically conductive and light shielding film that constitutes the pixel section.例文帳に追加

各種の配線や回路パターン或いはダミー画素電極等が配置される額縁領域を規定する額縁遮光膜（５３）は、ＴＦＴアレイ基板側に、画素部を構成する遮光性の導電膜と同一膜から形成される。 - 特許庁

A dummy pattern to be preliminarily included in the design pattern is produced not in the whole memory cell array which contains not only a memory cell part but a sense-up part and a decoder part, but in an individual block unit by using CAD tools so as to obtain a desired pattern form of the transfer pattern after exposure.例文帳に追加

露光後の転写パターンを所望のパターン形状にするために、ＣＡＤツールを用いて、メモリセル部のみならずセンスアンプ部やデコーダ部を含んだメモリセルアレイ部全体ではなく、個別ブロック単位に、予め設計パターンに入れておくダミーパターンを発生させる。 - 特許庁

An electrode non-mount area 5, on the other hand, has an uneven structure wherein a dummy structure 28 having insulating layers 25 and 25 and an insulating layer 27 layered in order on the array substrate 1 is arranged almost similarly to the arrangement pattern of the separate insulating layer 23.例文帳に追加

一方、電極非実装領域５は、アレイ基板１上に絶縁層２５、２６および絶縁層２７が順次積層された構造を備えたダミー構造２８が、分離絶縁層２３の配置パターンとほぼ同様に配置された凹凸構造を有する。 - 特許庁

In order to equalize the impedance of a global bit line 4 connecting an IV conversion circuit M2 and each cell array with impedance of a dummy global bit line 6 connecting an IV conversion circuit R3 and a reference cell array, the device is provided with a constitution where an equalized wiring path can be formed at a reference side in a path, wiring length, and wiring with formed at a main side.例文帳に追加

ＩＶ変換回路Ｍ２と各セルアレイとを接続するグローバルビット線４のインピーダンスと、１Ｖ変換回路Ｒ３とリファレンスセルアレイとを接続するダミーグローバルビット線６とのインピーダンスとを同一にするために、メイン側で形成された経路と配線長及び配線幅において、同一となる配線経路をリファレンス側で形成することができる構成を備えることにより実行する。 - 特許庁

On a TFT array board 10 of a liquid crystal device, one of the dummy pixels 100d located on the outer peripheral side of the pixel area 10a is formed into a TFT 30g for inspection, and also a pixel electrode 9a connected to the drain area 1e is used as a 1st inspection pad 31g.例文帳に追加

液晶装置のＴＦＴアレイ基板１０において、画素領域１０ａの外周側に位置するダミー画素１００ｄの１つに検査用ＴＦＴ３０ｇを形成するとともに、そのドレイン領域１ｅに接続する画素電極９ａを第１の検査パッド３１ｇとする。 - 特許庁

A first and second dummy patterns each extending in the direction parallel to the second oriented segment are disposed on the outside of the terminal disposed most outside directing the positive orientation of the first oriented segment in the first period taking over the periodicity of array of the terminals.例文帳に追加

第１の有向線分の正の向きに向かって最も外側に配置された端子よりもさらに外側に、端子の配列の周期性を引き継いで、第１の周期で、各々が第２の有向線分に平行な方向に延在する第１及び第２のダミーパターンが配置されている。 - 特許庁

A semiconductor memory device includes a memory cell array MA including memory cells MC arranged at respective crossing parts between a bit line BL and a word line WL, and a dummy word line DummyWL which is formed at wiring layer same as the word line WL and formed to cross the bit line BL in an upper part of a bit line driver 25.例文帳に追加

半導体記憶装置は、ビット線ＢＬとワード線ＷＬとの各交差部に配置されたメモリセルＭＣを含むメモリセルアレイＭＡと、ワード線ＷＬと同一の配線層に形成され、ビット線ドライバ２５の上部の領域でビット線ＢＬと交差するように形成されたダミーワード線ＤｕｍｍｙＷＬとを備える。 - 特許庁

In this array type magnetic sensor of a comb shape having a plurality of leg parts comprising a ferromagnetic substance core 1 wound with the coils 3A, 3B, 3C for excitation or detection in the leg parts, at least one in each of both ends out of the plurality of leg parts has a dummy legs 2A, 2B unused for measurement.例文帳に追加

強磁性体コア１からなる複数の脚部を有するくし形形状で、脚部に励磁用あるいは検出用のコイル３Ａ、３Ｂ、３Ｃ、・・・が巻かれたアレイ型磁気センサであって、前記複数の脚部のうち両端部それぞれに少なくとも１本以上は測定に使用しないダミー脚２Ａ、２Ｂを有する構成とする。 - 特許庁

This is the active matrix type liquid crystal display device using a TFT array, a dummy passivation film 12 using the same material as a passivation film 7 in a TFT part is arranged in the neighborhood of the passivation film 7 in the TFT part at the position on a gate electrode 4 and also at the position not overlapped with a source electrode 9.例文帳に追加

ＴＦＴアレイを用いたアクティブマトリクス型液晶表示装置であって、ＴＦＴ部におけるパッシベーション膜７と同一の材料を用い、ＴＦＴ部におけるパッシベーション膜７の近傍であって、ゲート電極４上に位置するとともに、ソース電極９とは重ならない位置にダミーパッシベーション膜１２を配置する。 - 特許庁

At an end in the row direction of a cell array of NAND cells in which selection gate transistors having a stacked gate structure are connected in series to a plurality of memory cell transistors having a stacked gate structure on a semiconductor substrate 30 of an NAND type flash memory, an STI region 20 is formed in the column direction, and dummy NAND cells are formed at an end portion in the row direction.例文帳に追加

NAND型フラッシュメモリの半導体基板30上に積層ゲート構造を有する複数のメモリセルトランジスタに直列に積層ゲート構造を有する選択ゲートトランジスタを接続したNANDセルのセルアレイの行方向端には列方向にSTI 領域20が形成され、行方向端部にダミー用NANDセルが形成されている。 - 特許庁

To provide an ink jet head in which the arrangement of orifice array on a unit top plate can be reproduced even upon completion of an ink jet head unit by applying a dummy heater board of identical shape to a heater board tightly to the nonuse side and providing a rib in the vicinity of an ink supply passage on the nonuse side in order to enhance strength thereby enhancing adhesion and eliminating uneven print.例文帳に追加

不使用側にヒーターボードと同形状のダミーヒーターボードを密着させ、不使用側のインク供給路近傍に、リブを設けて強度を増すことにより、密着を向上させ、印字ムラをなくし、インクジェットヘッドユニット完成時でも天板単体でのオリフィス列配置を再現できるインクジェットヘッドを提供する。 - 特許庁

The semiconductor storage device includes a plurality of memory mats MAT0 to MAT8 arranged in line and a column of sense amplifier array SAA disposed between the neighboring memory mats, and activates each dummy word line DWL in the memory mats neighboring to the selected memory mat by responding to an activated word line WL in the selected memory mat.例文帳に追加

一列に配列された複数のメモリマットＭＡＴ０〜ＭＡＴ８と、隣り合うメモリマットの間に配置されたセンスアンプ列ＳＡＡとを備え、選択されたメモリマットにおけるワード線ＷＬの活性化に応答して、当該選択されたメモリマットの隣にあるメモリマットにおけるダミーワード線ＤＷＬを活性化する。 - 特許庁

The dummy pixel is adjacent to the effective pixel row, with array pitches of the first impurity diffusion layer for the effective pixel and dummy pixel being identical each other.例文帳に追加

第１導電型である半導体基板と、前記半導体基板中に設けられた第１導電型とは反対の導電型である第１の不純物拡散層により形成されたＰＮフォトダイオードと、前記ＰＮフォトダイオードが複数配列された有効画素列と、有効画素とピッチを異ならせたダミー画素を有する測距用固体撮像装置において、前記ダミー画素は前記有効画素列に隣接配置され、有効画素とダミー画素の第１不純物拡散層の配列ピッチが同じになるように配置されていることを特徴とする。 - 特許庁

In the auxiliary cell array 2, write-in and read-out of 1/2 VBLH is performed for the memory cell, decision by majority of sense output of an auxiliary sense amplifier circuit 9 is performed by a decision by majority circuit 11, a high level potential VDWLH supplied to a dummy word line driving circuit 5 is generated by a VDWLH generating circuit 13 in accordance with the result.例文帳に追加

補助セルアレイ２において、メモリセルに１／２ＶＢＬＨの書き込みと読み出しを行い、多数決回路１１により補助センスアンプ回路９のセンス出力の多数決をとって、その結果に応じてＶＤＷＬＨ発生回路１３によりダミーワード線駆動回路５に供給される高レベル電位ＶＤＷＬＨを発生させる。 - 特許庁

In the method for fabricating a dynamic random access memory having a data storage capacitor structure and a data transfer gate, a dummy gate member 13 wider than the transfer gate 12 is formed together with the transfer gate 12 contiguously to the end of an array of the transfer gate 12 prior to a step for forming the capacitor structure 16 on the transfer gate 12 through an interlayer dielectric.例文帳に追加

データ蓄積用のキャパシタ構造及びデータのトランスファゲートを有するダイナミックランダムアクセスメモリの製造に関し、トランスファゲート１２上方に層間絶縁膜１２を介してキャパシタ構造１６を形成する前の工程において、トランスファゲート１２配列の端部に隣接してトランスファゲート１２より幅広のダミーゲート部材１３をトランスファゲート１２と共に形成する。 - 特許庁

In a liquid ejection head for performing recording on a recording medium by ejecting liquid, i.e., an ink jet head comprising two substantially parallel orifice arrays and a group of openings for supplying liquid to the orifice arrays constituted integrally and only one orifice array is used, a dummy heater board of identical shape to a heater board is applied tightly to a liquid chamber on the nonuse side.例文帳に追加

被記録媒体に液体を吐出することで記録を行う液体吐出ヘッドで、略平行な２列のオリフィス列と該オリフィス列へ液体を供給するための供給口群とが一体的に構成されたインクジェットヘッドで、前記略平行な２列のオリフィス列の内、片側のみを使用するインクジェットヘッドにおいて、不使用側の液室にヒーターボードと同形状のものを密着させて構成する。 - 特許庁

The array substrate 101 has a columnar spacer storage holes (organic film hole) 106 for storing columnar spacers 104 formed at positions corresponding to formation positions of the columnar spacers 104 and also has dummy columnar spacer storage holes (organic film hole 106), where the columnar spacers 104 are actually not stored, at positions successive to the formation positions of the columnar spacers 104 in the rubbing direction of an alignment film.例文帳に追加

アレイ基板１０１には、柱状スペーサ１０４の形成位置に対応する位置に、柱状スペーサ１０４を収容するための柱状スペーサ収容ホール（有機膜ホール）１０６が形成されると共に、柱状スペーサ１０４の形成位置と配向膜のラビング方向に沿って並ぶ位置に、実際には柱状スペーサ１０４を収容しないダミーの柱状スペーサ収容ホール（有機膜ホール１０６）が形成されている。 - 特許庁