「external gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Since the external light sensor 70A is formed of the bottom gate type TFT, incident external light is not shielded by a gate electrode 73A, and detection sensitiveness of the external light sensor can be improved.例文帳に追加

外光センサ７０Ａをボトムゲート型ＴＦＴで形成することにより、入射する外光がゲート電極７３Ａによって遮られず、その検出感度を向上できる。 - 特許庁

ORTHOGONAL FLUX GATE SENSOR AND METHOD OF DETECTING EXTERNAL MAGNETIC FIELD USING IT例文帳に追加

直交フラックスゲートセンサおよびそれを用いた外部磁界の検出方法 - 特許庁

The external terminal TM1 is connected to the gate terminal of a transistor 21.例文帳に追加

そして、外部端子ＴＭ１には、トランジスタ２１のゲート端子に接続される。 - 特許庁

An incorporated gate resistor 6 of silicon is formed beneath a gate pad 12 where the external connection electrode 10 of gate is exposed through a interlayer insulation film.例文帳に追加

ゲート外部接続電極１０が露出している箇所であるゲートパッド１２下に、層間絶縁膜７を介してポリシリコンの内蔵ゲート抵抗６を形成する。 - 特許庁

Thus, an external address ADD passes through the gate 13 and is latched by a latch 14.例文帳に追加

これにより、外部アドレスＡＤＤはゲート１３を通り、ラッチ１４でラッチされる。 - 特許庁

A gate bus line 23 is circularly provided along the external edge of the semiconductor substrate 15.例文帳に追加

ゲートバスライン２３を半導体基板１５の外周縁に沿って環状に設ける。 - 特許庁

The gate electrode 6 is connected to an external electrode 2-3 with a bonding wire 3b.例文帳に追加

ゲート電極６は、ボンディングワイヤ３ｂにより、外部電極２−３に接続される。 - 特許庁

This high frequency amplifier is provided with a gate voltage setting means for setting the gate voltage of a field-effect transistor 51 in accordance with an external voltage V1.例文帳に追加

外部電圧Ｖ１に応じて電界効果トランジスタ５１のゲート電圧を設定するゲート電圧設定手段を設ける。 - 特許庁

To dispense with an external power supply for generating a gate voltage for a MOSFET operating with a grounded gate for protecting a low voltage MOSFET.例文帳に追加

耐圧の低いMOSFETを保護するためにゲート接地として動作する、MOSFETのゲート電圧を生成するための外部電源を不要にする。 - 特許庁

The transfer gate is controlled by an external command inputted to a command decoder 10.例文帳に追加

そのトランスファゲートはコマンドデコーダ１０に入力する外部コマンドによって制御される。 - 特許庁

The fourth external connection terminal T4 is connected to a gate of the switching element 13.例文帳に追加

またスイッチング素子１３のゲートには第４の外部接続端子Ｔ４が接続されている。 - 特許庁

A gate control signal shifts among three levels that include an external power supply voltage level.例文帳に追加

ゲート制御信号は、外部電源電圧レベルを含む３つのレベルの間で遷移する。 - 特許庁

Other external capacitor elements may by formed between the gate electrode and an upper an wiring layer.例文帳に追加

ゲート電極と上方配線層との間に、他の外部容量素子を形成してもよい。 - 特許庁

A first gate driver circuit 2 can bring each gate pulse output stage into a high-impedance state by an external signal DIR and scans each gate line in a single direction.例文帳に追加

第１ゲートドライバ回路２は、各ゲートパルス出力段が外部信号ＤＩＲによりハイインピーダンス状態となることが可能で且つ単一方向に各ゲート線を走査する。 - 特許庁

To provide a gate door having neat external appearance without sticking out portions such as a drop rod of a cast gate door or its attaching members.例文帳に追加

鋳物製の門扉の落とし棒やその取付部材が側面から突出しておらず、外観がすっきりとした門扉を提供する。 - 特許庁

To cover the remaining mark of a gate on the external appearance area or the almost external appearance area of moldings with a badge, a plate or the like as a separate part to make their concealment.例文帳に追加

成形品の外観面や準外観面に残されたゲート跡を、別部品であるバッジやプレート等を用いて覆い隠す。 - 特許庁

The protection circuit comprises a PMOS transistor P1, with the drain connected to an external terminal and the gate, the source, and the back gate connected to a power source line 4, and a PMOS transistor P2 with the gate, the source, and the back gate connected to an external terminal 1 and the drain connected to a ground line 5.例文帳に追加

本発明の保護回路は、ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線４に接続されたＰＭＯＳトランジスタＰ１と、ゲートとソースとバックゲートが外部端子１に接続され、ドレインが接地線５に接続されたＰＭＯＳトランジスタＰ２とを備えている。 - 特許庁

In a first booster stage 1, an external power voltage Vcc is supplied via a first gate transistor T11.例文帳に追加

第１昇圧ステージ１は第１ゲートトランジスタT11を介して外部電源電圧Vccが供給される。 - 特許庁

The output signal is led out to the external connection part T2 through an AND gate G1.例文帳に追加

この出力信号は、ＡＮＤゲートＧ１を通って外部接続部Ｔ２に導出される。 - 特許庁

AED (Automated External Defibrillator) units are provided at several points in the premises, including a manned ticket gate. 例文帳に追加

また有人改札口など構内数か所に自動体外式除細動器(AED)が設置されている。 - Wikipedia日英京都関連文書対訳コーパス

To prevent separating an external well from a well of a cell region by a trench gate electrode, while suppressing an increase in gate resistance.例文帳に追加

ゲート抵抗の増大を抑制しつつ、外部ウェルがトレンチゲート電極によってセル領域のウェルから分断されてしまうことを抑制する。 - 特許庁

One end of the plurality of first-layer n^+-type resistor layers 9 is connected with a gate electrode 6, and the other end is connected with the external gate electrode terminal 11.例文帳に追加

複数の１層目のＮ＋型抵抗層９の一方の端はゲート電極６と、他方の端は外部ゲート電極端子１１と接続する。 - 特許庁

To provide a high voltage gate driver IC with ramp driver capable of reducing a system cost and saving a space of a system by eliminating an external auxiliary ramp generating circuit of a plasma display panel gate driver IC (HVIC).例文帳に追加

プラズマ表示パネルゲート駆動ＩＣ（ＨＶＩＣ）の外部補助ランプ発生回路を取り除き、システムのコスト低減と省スペースを達成する。 - 特許庁

A pull-down circuit 44 pulls down a gate voltage of the transistor T1 in accordance with a potential at the external terminal P2.例文帳に追加

プルダウン回路４４は、外部端子Ｐ２の電位に応じて、トランジスタＴ１のゲート電圧をプルダウンする。 - 特許庁

To the treatment chamber 2 and the external chamber 51, transfer piping 71 is connected via a gate valve 60.例文帳に追加

処理チャンバ２と外部チャンバ５１とには、ゲートバルブ６０を介して輸送配管７１が接続されている。 - 特許庁

Once positive surge is applied to the external connection terminal 1, gate potential of an NMIS transistor 24 also rises.例文帳に追加

外部接続用端子１に正のサージが加わると、ＮＭＩＳトランジスタ２４のゲート電位も上昇する。 - 特許庁

The driving circuit is formed on an insulating substrate and contains a gate line including a pad to connect with an external circuit, a data line insulated from and intersecting with the gate line and having a pad to connect an external circuit, a gate driving circuit connected to the gate pad, and a data driving circuit connected with the data pad.例文帳に追加

絶縁基板上に形成されており、外部回路との連結のためのパッドを含むゲート線と、ゲート線と絶縁して交差しており外部回路との連結のためのパッドを含むデータ線と、ゲートパッドと連結されているゲート駆動回路と、データパッドと連結されているデータ駆動回路とを含む。 - 特許庁

The outer lead LS 1 is an external terminal connected to the path which drives the gate, and the outer leads LS 2 are external terminals connected to the main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

The outer lead LS1 serves as an external terminal connected to a current path for driving a gate, and the outer leads LS2 are external terminals connected to a main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

A second gate driver circuit 3 can bring each gate pulse output stage into a high-impedance state by the external signal DIR and scans each gate line in a single direction, but differs from the first gate driver circuit 2 in the scanning direction.例文帳に追加

第２ゲートドライバ回路３は、各ゲートパルス出力段が外部信号ＤＩＲによりハイインピーダンス状態となることが可能で且つ各ゲート線の走査が単一方向のゲートドライバ回路であって、第１ゲートドライバ回路２とはその走査方向が異なる。 - 特許庁

Thus, a thick film gate oxide film transistor is used for a node coming into contact with an external power source and requiring high breakdown voltage, and a thin film gate oxide film transistor is used for a transistor not coming into contact with the external power source.例文帳に追加

このように外部電源と接触しており高い耐圧が必要なノードに厚膜ゲート酸化膜トランジスタを用い、外部電源に接触していないトランジスタには薄膜ゲート酸化膜トランジスタを用いる。 - 特許庁

After the sealed body 20 is configured, the electroconductive frame 10 is cut at a predetermined position; and an external connection source electrode 10s, an external connection gate electrode 10g, and an external connection drain electrode 10d are formed.例文帳に追加

封止体２０を構成した後で、導電性フレーム１０を所定位置で切断して、外部接続ソース電極１０ｓ、外部接続ゲート電極１０ｇ、外部接続ドレイン電極１０ｄを形成する。 - 特許庁

Customer's logic is structured by using field programmable gate arrays interconnected by external ports of the HDC.例文帳に追加

顧客論理は、ＨＤＣの外部ポートで相互接続されるフィールド・プログラム可能ゲート・アレイを使用して構築される。 - 特許庁

In one embodiment, a multi gigabit transfer (MGT) port of a field programmable gate array is locked on an external clock.例文帳に追加

一実施形態では、フィールドプログラマブル・ゲート・アレイのマルチギガビット・トランスファー（ＭＧＴ）ポートが、外部クロックにロックされる。 - 特許庁

To provide a semiconductor integrated circuit device capable of preventing external ions or moisture from permeating into a gate insulation film.例文帳に追加

外部イオンや水分のゲート絶縁膜への浸透を防止する半導体集積回路装置を提供する。 - 特許庁

When one of the first and second gate driver circuits 2, 3 operates by the control of the external signal DIR, each gate pulse output stage of the other gate driver circuit is in the high impedance state.例文帳に追加

外部信号ＤＩＲによる制御により、第１及び第２ゲートドライバ回路２、３の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段はハイインピーダンス状態にある。 - 特許庁

To provide a gate drive unit capable of properly clamping the gate voltage of an output transistor without the need of any external component.例文帳に追加

本発明は、外付け部品を要することなく、出力トランジスタのゲート電圧を適切にクランプすることが可能なゲート駆動装置を提供することを目的とする。 - 特許庁

For example, a parasitic capacitance Cp and the external capacitor element are formed at a part where a gate electrode overlaps with a drain impurity region, and the external capacitor element is formed at a part where the gate electrode overlaps with the impurity region for forming the word line RWL.例文帳に追加

たとえば、寄生容量Ｃｐをゲート電極がドレイン不純物領域と重なる部分に、外部容量素子をゲート電極が読み出しワード線ＲＷＬをなす不純物領域と重なる部分に形成する。 - 特許庁

The package includes an external control terminal connected with the gate terminal, and first and second external current terminals connected with the first and second current terminals, respectively.例文帳に追加

パッケージは、ゲート端子に接続されるべき外部制御端子、第１及び第２の電流端子がそれぞれ接続される第１及び第２の外部電流端子を有する。 - 特許庁

Next, when an external connection terminal A3 is connected with an external connection terminal B7, the line of the gate control signal Sg becomes a circuit form in which the line is connected to the power supply VCC and the ground GND.例文帳に追加

次に、外部接続端子Ａ３と外部接続端子Ｂ７が接続されると、ゲート制御信号Ｓｇのラインは、電源VCCとグランドGNDに接続される回路形態となる。 - 特許庁

The harness 6 extends to the inside of the hatch gate lower garnish 1 via the harness protector 17 so as not to spoil the external appearance.例文帳に追加

ハーネス６はハーネスプロテクター１７を経てハッチゲートロアガーニシュ１の内側に至るため外観を損なうことがない。 - 特許庁

To provide a gate valve which reduces its running cost, easily carries out its maintenance work, and keeps the external surface of a valve body clean.例文帳に追加

ランニングコストを低減し、メンテナンスが容易で、かつ弁体表面を清浄に保つことのできるゲートバルブを得る。 - 特許庁

An emitter electrode 20, an external base electrode 13, and gate electrodes (34 and 14) are formed on the semiconductor substrate.例文帳に追加

半導体基板の上に、エミッタ電極２０と外部ベース電極１３とゲート電極（３４，１４）が形成されている。 - 特許庁

The output unit includes a logic gate directly connected to the external output terminal and an input terminal of the logic gate receives the second external input signal and the signal stored in the storage.例文帳に追加

そして、前記出力部は前記外部出力端子に直接接続される論理ゲートから構成され、前記論理ゲートの入力端子は前記第２外部入力信号と前記格納部に格納された信号とが入力されるようにできる。 - 特許庁

Furthermore, a shunt circuit SH for driving the output transistor Q3 off by shunting the gate of the Q3 and the terminal SS when an external noise is generated is arranged between the gate of the Q3 and the terminal SS.例文帳に追加

更に、Ｑ３のゲートと端子ＳＳの間には、外来ノイズの発生時にＱ３のゲートと端子ＳＳとをシャントすることでＱ３をオフに駆動するシャント回路ＳＨを設ける。 - 特許庁