「first data bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A failure analysis system performs mesh splitting of a physical fail bit map, sorts the fail bit map image data of a part of the bit failure area by a contraction ratio, a chip, and a layer, and stores it in a first image data storage area 32.例文帳に追加

不良解析システムは、物理フェイルビットマップをメッシュ分割して、一部ビット不良領域のフェイルビットマップ画像データを縮約率毎、チップ毎、レイヤ毎に分類して第１画像データ記憶領域３２に記憶する。 - 特許庁

When a write address and a read address match each other, a bit-line control circuit sets the potential level of the selected second bit line to a potential level that corresponds to the writing data on the selected first bit line.例文帳に追加

ライトアドレスとリードアドレスが一致する場合、ビット線制御回路は、選択第２ビット線の電位レベルを、選択第１ビット線上の書き込みデータに応じた電位レベルに設定する。 - 特許庁

When the pieces of bit data of the color difference component for each piece of pixel data in the first color data are not identical to each other, pixel data is filtered to generate pixel data, corresponding to second color data having less bit data of the color difference component; and the second color data comprising the generated pixel data is outputted.例文帳に追加

そして、第１のカラーデータにおける各画素データの色差成分のビットデータ同士が一致していないと判断された場合に、画素データをフィルタリング処理して色差成分のビットデータがより少ない第２のカラーデータに対応する画素データを生成し、生成された画素データからなる第２のカラーデータを出力する。 - 特許庁

A first format conversion section 10 extracts the plurality of first pixel element data with a given reference bit from the first pixel data signal 2a as the head on the basis of the first setting information 31, and generates a pixel data signal 12.例文帳に追加

第１のフォーマット変換部１０は、第１の設定情報３１に基づいて、第１の画素データ信号２ａから所与の基準ビットを先頭として複数の第１の画素要素データを取り出し、画素データ信号１２を生成する。 - 特許庁

A shift register has a value of most significant bit which is in relation of logical NOT with the value of a bit being transmitted at first in the bit pattern of a unique word being detected as an initial value, converts the received data from series data to parallel data in synchronism with a received data clock synchronous with the received digital data and then outputs parallel received data.例文帳に追加

シフトレジスタは、初期値として検出すべきユニークワードのビットパターンの最初に送信されるビットの値と論理否定の関係にある値を最上位ビットの値を持ち、受信したディジタルデータと同期した受信データクロックに同期して受信データをシリアルデータからパラレルデータに変換しパラレル受信データとして出力する。 - 特許庁

A shifter 101 shifts variable-length encoded data DA to the right by portion of GL bits on the basis of external data bit length information GL to obtain first shift data.例文帳に追加

シフタ１０１は、外部データビット長情報ＧＬに基づき、可変長符号化データＤＡをＧＬビット分、右にシフトさせて第１のシフトデータを得る。 - 特許庁

The printing control system comprises a first conversion means for converting inputted plotting data into intermediate data and a second conversion means for plotting the intermediate data on a bit map.例文帳に追加

入力された描画データを中間データに変換する第１の変換手段と、その中間データをビットマップに描画する第２の変換手段を有する。 - 特許庁

In the semiconductor memory device including a plurality of first data sense amplifiers and a plurality of second data sense amplifiers, the first data sense amplifier is connected to a data line of a first type, which is connected to a bit line sense amplifier, and is composed of a voltage sense amplifier.例文帳に追加

複数の第１データセンスアンプと複数の第２データセンスアンプとを含む半導体メモリ装置において、第１データセンスアンプはビットラインセンスアンプと連結される第１タイプのデータラインと連結され、電圧感知増幅器で構成される。 - 特許庁

The future navigation data are anticipated relative to a specified satellite, and the first bit or a starting bit in the anticipated future navigation data is time-adjusted to a corresponding reference bit in navigation data to be wiped off.例文帳に追加

本発明においては、将来のナビゲーションデータが特定の衛星に関して予想され、予想される将来のナビゲーションデータの中の第１のビットまたは開始ビットを、ワイプオフされるべきナビゲーションデータの中の対応する基準ビットに時間調整する。 - 特許庁

An arithmetic unit 13 includes first and second input ends, in which at least the first input end has a second bit width wider than the first bit width, and performs operation for data supplied from the general register 12 to the first and the second ends.例文帳に追加

演算器１３は、第１、第２の入力端を有し、少なくとも第１の入力端が第１のビット幅より広い第２のビット幅を有し、汎用レジスタ１２から第１、第２の入力端に供給されるデータを演算する。 - 特許庁

A first and a second error detecting portions 13 and 14 detects errors in a bit string of the identification information and a bit string of the predetermined main part of data respectively, based on the first and the second parity bits.例文帳に追加

第１および第２エラー検出部１３，１４は、第１および第２のパリティビットに基づいて、識別情報および所定のデータ本体のビット列のエラーをそれぞれ検出する。 - 特許庁

In data reading operation, the word line driver changes a word line to be driven while the first multiplexer connects a first bit line among the plurality of bit lines to the sense amplifier.例文帳に追加

データ読出し動作において、第１のマルチプレクサが複数のビット線のうち第１のビット線をセンスアンプに接続している間に、ワード線ドライバは駆動するワード線を変更する。 - 特許庁

A first write assist driver 21a, when activated, applies a voltage corresponding to the first write data to a second bit line BLB.例文帳に追加

第１のライトアシストドライバ２１ａは、活性化されたときに第２のビット線ＢＬＢに第１のライトデータに応じた電圧を印加する。 - 特許庁

A first-order differential value adding unit 105 adds a first-order differential value to each of pieces of N-bit discrete data arranged at time intervals 1/fs1.例文帳に追加

１／ｆs1の時間間隔で並んだＮビットの離散データのそれぞれに１階微分値付加部１０５で１階微分値を付加する。 - 特許庁

A memory cell array 1 includes an area having first memory cells holding N bit data, and an area having second memory cells holding M bit (M is a natural number below N) data.例文帳に追加

メモリセルアレイ１は、Ｎビットのデータを保持する第１のメモリセルを有する領域と、Ｍビット（ＭはＮ未満の自然数）のデータを保持する第２のメモリセルを有する領域を含む。 - 特許庁

A memory system includes: a controller so configured as to convert data on the basis of a first bit pattern sequence; and a nonvolatile memory device so constituted as to program the converted data by a program method corresponding to the first bit pattern sequence and to read data by a reading method corresponding to a second bit pattern sequence different from the first bit pattern sequence.例文帳に追加

メモリシステムは第１ビットパターン順序に基づいてデータを変換するように構成された制御器と、そして第１ビットパターン順序に対応するプログラム方法によって変換されたデータをプログラムするように、そして第１ビットパターン順序と異なる第２ビットパターン順序に対応する読み出し方法によってデータを読み出すように構成された不揮発性メモリ装置を含む。 - 特許庁

Bit stream information (transport stream) comprising a stream object which includes the first data unit, the second data unit having one or more first data units and the third data unit having one or more second data units is recorded.例文帳に追加

第１データ単位、１以上の前記第１データ単位を持つ第２データ単位および１以上の前記第２データ単位を持つ第３データ単位を含んだストリームオブジェクトにより構成されるビットストリーム情報（トランスポートストリーム）を記録する。 - 特許庁

The gates of the first and second output transistors pITr, nITr are controlled on the basis of uppermost bit data of the image data.例文帳に追加

第１及び第２の出力用トランジスタｐＩＴｒ、ｎＩＴｒが、画像データの最上位ビットのデータに基づいてゲート制御される。 - 特許庁

A data transmission section 3 supplies a first current to signal lines corresponding to an "L" bit in parallel data outputted from a parallel data control section 2 and supplies a second current smaller than the first current to signal lines corresponding to an "H" bit.例文帳に追加

データ送信部３は、パラレルデータ制御部２が出力するパラレルデータの中で“Ｌ”のビットに対応する信号線には第１の電流を流し、“Ｈ”のビットに対応する信号線には第１の電流より大きさの小さい第２の電流を流す。 - 特許庁

In order to determine that a first data stream has a 16:9 aspect ratio format or not, a flag bit of the first data stream is automatically investigated and when the bit meets predetermined conditions, the first data stream is captured in a storage device of a computer system in a 16:9 aspect ratio format.例文帳に追加

第一のデータ・ストリームが１６：９のアスペクト比のフォーマットであるか否かを決定するために、第一のデータ・ストリームのフラグ・ビットを自動的に調べ、前記ビットが所定の条件を満足する場合、１６：９のアスペクト比のフォーマットで、第一のデータ・ストリームを、コンピュータ・システムの記憶装置に記憶する。 - 特許庁

In the case that an effective bit length of the first shift data is 32 or more bits, upper 32 bits are outputted as the first divided output data DO from a register 106.例文帳に追加

この第１のシフトデータの有効ビット長が３２ビット以上の場合、上位３２ビットがレジスタ１０６から最初の分割出力データＤＯとして出力される。 - 特許庁

First color data defined by a luminance component and a color difference component is inputted, and it is determined whether pieces of bit data of the color difference component of each piece of pixel data in the inputted first color data are identical to each other.例文帳に追加

輝度成分と色差成分とで定義される第１のカラーデータを入力し、入力された第１のカラーデータにおける各画素データの色差成分のビットデータ同士が一致するか否かを判断する。 - 特許庁

Upper rank bit data Data1 received from the first receiver is delayed by a predetermined time by a flip-flop part 201.例文帳に追加

第１レシーバからの上位ビットデータＤａｔａ１は、フリップフロップ部２０１によって所定時間だけ遅延される。 - 特許庁

First, Bit blocks are constituted of M×N pieces of DCT blocks formed by performing DCT conversion of the image data.例文帳に追加

まず、画像データをＤＣＴ変換したＤＣＴブロックのＭ×Ｎ個によってＢｉｔブロックを構成する。 - 特許庁

A latch for amplifying data on a bit line is activated simultaneously in accordance with activation of a first activating signal.例文帳に追加

ビット線上のデータを増幅するラッチは、第１活性化信号の活性化に応じて同時に活性化される。 - 特許庁

The stop control of three reels R1, R2, R3 is performed by sequentially referring binary first and second bit data.例文帳に追加

三つのリールＲ１、Ｒ２、Ｒ３の停止制御は二進数の第一、第二ビットデータを順次参照して行う。 - 特許庁

An inside first area in a TOC is read, whereon management data of a CD are recorded, and when a control bit is data, a first track is searched to recognize that the first track is general data, and a start address of the first track is acquired.例文帳に追加

ＣＤの管理データを記録しているＴＯＣにおける内側の第１領域を読み取り、コントロールビットがデータであるとき、第１トラックをサーチして第１トラックが一般データであることを認識し、また第１トラックの開始アドレスを取得する。 - 特許庁

When a bit number of gray tone data as an input of color conversion processing is equal to a first input bit number Na, color conversion processing is executed referring to a low bit one-dimensional look-up table.例文帳に追加

色変換処理の入力であるグレー階調データのビット数が第１の入力ビット数Ｎａに等しい場合には、低ビット１次元ルックアップテーブルを参照して色変換を実行する。 - 特許庁

A quantization bit number determining part 103 extracts information of first voice quantization bit number and voice recording date of each frame of the DV data, and determines the voice quantization bit number of each frame.例文帳に追加

量子化ビット数判定部１０３でＤＶデータの各フレームの最初の音声量子化ビット数と音声記録日時の情報を抽出し、各フレームの音声量子化ビット数を判定する。 - 特許庁

In a data area of a disk, 44.1 kHz PCM data and one-bit stream data are recorded, and in a lead in part, a first and second CGMCAPS codes for presenting copy right management data are recorded.例文帳に追加

ディスクのデータエリアには４４．１ｋＨｚＰＣＭデータと１ビットストリームデータが記録され、リードイン部には著作権管理データを示す第１、第２のＣＧＭＣＡＰＳコードが記録される。 - 特許庁

The data storage device having a memory cell connected between a plate line and a bit line is provided with a control circuit for setting the bit line to a first potential, and returning the potential of the bit line to the first potential during a period when the potential of the bit line is increased during the period when the potential of the plate line changes from a first potential to a second potential.例文帳に追加

プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置であって、ビット線を第１電位に設定し、プレート線の電位が第１電位から第２電位へ遷移する期間にビット線の電位が上昇すると、期間においてビット線の電位を第1電位に戻す制御回路を有する。 - 特許庁

A receiving part includes a receiving data generation section that generates receiving data by performing exclusive OR operation between optional first data in the serial data sent after being subjected to exclusive OR operation from a data transmitter, and second data subjected to exclusive OR operation immediately before one bit from the first data.例文帳に追加

受信部は、データ送信機から排他的論理和演算して送られたシリアルデータにおける任意の第１データと、該第１データの１ビット直前に排他的論理和演算を行った第２データとの排他的論理和演算を行って受信データを生成する受信データ生成部を有する。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

A semiconductor storage device comprises a memory cell including: a latch circuit comprised of a cross-coupled inverter having two data holding nodes connected to a first bit line; a first switch part provided between the first bit line and each of the data holding nodes of the inverter; and a first word line for controlling the conduction of the first switch part.例文帳に追加

第１のビット線に接続される２つのデータ保持ノードを有してクロスカップル接続されたインバータからなるラッチ回路と、第１のビット線とインバータの各データ保持ノードとの間に設けられた第１のスイッチ部と、第１のスイッチ部の導通を制御する第１のワード線とを備えて構成されるメモリセルを備える。 - 特許庁

A failure detection circuit 100 compares a first data group which is read from a first bit line group with a second data group which is read from a second bit line group, thereby detecting whether a connection failure (a contact failure) with the column selection signal line has occurred in either the first or second bit line group.例文帳に追加

不良検出回路１００は、第１のビット線グループから読み出される第１データグループと、第２のビット線グループから読み出される第２データグループを比較することにより、第１および第２のビット線グループのいずれかにおいて、カラム選択信号線との接続不良（コンタクト不良）が発生していないかを検出する。 - 特許庁

On the basis of the first high frequency signal and the synchronizing signals, an output part 7 detects the first digital data signal from the bit signals.例文帳に追加

出力部７は、第１の高周波信号および同期信号とに基づき、そのビット信号からその第１のデジタルデータ信号を検出する。 - 特許庁

Parallelly to the processing, a second CPU 31 checks a first transmission bit and performs a data read processing to the first data buffer in the case that it is readable in a step S11, inverts the first reception bit in a step S12, and performs the data read processing similarly to the second data buffer and inverts a second reception bit in steps S13 and S14.例文帳に追加

この処理と平行して第２CPU３１は、ステップＳ１１において第１送信ビットをチェックし、読み出し可能な場合第１データバッファに対してデータ読み出し処理を行い、ステップＳ１２において第１受信ビットを反転させ、ステップＳ１３およびＳ１４において第２データバッファに対して同様にデータ読み出し処理を行い、第２受信ビットを反転させる。 - 特許庁

Information bits, first parity bits, and second parity bits read in 3 bits are held in an information bit queue 108, a first parity bit queue 109 and a second parity bit queue 110, respectively, and data supply to data dematching circuits 111, 112 is adjusted by the queues 109, 110.例文帳に追加

３ビットずつ読み出した情報ビット、第１パリティビット、第２パリティビットをそれぞれ情報ビット用キュー１０８、第１パリティビット用キュー１０９、第２パリティビット用キュー１１０に保持し、これらキュー１０９、１１０によりレートデマッチング回路１１１、１１２へのデータ供給を調整する。 - 特許庁

Data of which the kind and bit capacity are different respectively are stored in the first and the second memory cell blocks 21, 22, and the first and the second memory cell blocks 21, 22 each have different memory capacity in accordance with bit capacity of stored data.例文帳に追加

第１及び第２のメモリセルブロック２１，２２には、種別とビット容量とがそれぞれ異なるデータが記憶され、第１及び第２のメモリセルブロック２１，２２は、記憶されるデータのビット容量に応じてメモリ容量が異なっている。 - 特許庁

A frame synchronization of a first bit data extracted from the light beacon and a second bit data extracted from the radio wave beacon is detected in a first frame synchronous detection part and a second frame synchronous detection part in an exclusive control part 20.例文帳に追加

排他制御部２０内の第１のフレーム同期検出部及び第２のフレーム同期検出部で光ビーコンから抽出した第１のビットデータ及び電波ビーコンから抽出した第２のビットデータのフレーム同期を検出する。 - 特許庁

In a first mode, every time data of a prescribed bit number unit are supplied to the latch circuit from the microprocessor or the like, the data is written into the display RAM.例文帳に追加

第1モードではマイクロプロセッサなどから所定ビット数単位のデータがラッチ回路に供給され度にそのデータを表示ＲＡＭに書き込む。 - 特許庁

A parallel data supply circuit 18 supplies the first parallel data having the effective bit width of 4 or 5 following a frequency-divided clock DCLK.例文帳に追加

並列データ供給回路１８は、有効ビット幅が４又は５ビットの第１並列データを分周クロックＤＣＬＫに従って供給する。 - 特許庁

A data input and output circuit having a first bidirectional bus and a second bidirectional bus for transmitting and receiving the data bit is provided.例文帳に追加

前記データビットを送受信するための第1の双方向バスおよび第2の双方向バスを有するデータ入力出力回路が提供される。 - 特許庁

The timing generation circuit supplies a timing signal to the sense amplifier in response to the first data and the second data transmitted to dummy bit line pairs.例文帳に追加

タイミング発生回路は、ダミービット線対に伝播された第１のデータ及び第２のデータに応じて、タイミング信号をセンスアンプに供給する。 - 特許庁

First, 64 bits of random data, second a56 bit DES encryption key (again, random data) stored in 8 bytes, the last byte of which is ignored.例文帳に追加

1つ目は 64 ビットのランダムなデータである。 2つ目は8バイトに格納される 56 ビットの DES 暗号キー(これもランダムなデータ)であり、最後のバイトは無視される。 - XFree86