「first data bit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A plurality of bit lines are separated into first and second bit line groups at the border of a selected memory cell column in a memory array at data write and read, and one of first and second voltages and the other are applied to the first and second bit lines groups, respectively.例文帳に追加

データ書込および読出時において、メモリアレイ内の選択メモリセル列を境界として複数のビット線を第１および第２のビット線群に分割し、第１のビット線群と第２のビット線群とをそれぞれ第１および第２の電圧の一方および他方と接続する。 - 特許庁

The reference current generating circuit G5 outputs a second reference current for reading out second bit data from the memory cell MC in accordance with the first bit data outputted from the latch circuit G4.例文帳に追加

基準電流生成回路Ｇ５は、ラッチ回路Ｇ４から出力される第１のビットデータに応じて、メモリセルＭＣから第２のビットデータを読み出すための第２の基準電流を出力する。 - 特許庁

A CPU 10 reads 2 bit data which is memorized in the second input port and reads n bit data which is memorized in the first input port when only one of any switches is being on.例文帳に追加

ＣＰＵ10は、第２入力ポートに記憶された２ビットデータを読み込み、いずれか１つのスイッチのみがＯＮ状態にされている場合に、第１入力ポートに記憶されたｎビットデータを読み込む。 - 特許庁

A second converter 12 converts the m-bit parallel data Dp of the clock frequency f×n outputted from the first converter 10 to 1-bit serial data Dout of the clock frequency f×n×m.例文帳に追加

第２変換部１２は、第１変換部１０から出力されるクロック周波数ｆ×ｎ、ｍビットのパラレルデータＤｐを、クロック周波数ｆ×ｎ×ｍ、１ビットのシリアルデータＤｏｕｔに変換する。 - 特許庁

The second transistors (Q22, Q42) connect the gates to a second bit line (XBL) which is complementarily related to the first bit line, and apply the predetermined voltage (H level) to the first node (N1) in response to the voltage of the second bit line (XBL) at the write-in of data.例文帳に追加

第２トランジスタ（Ｑ２２、Ｑ４２）は、第１ビット線と相補の関係にある第２ビット線（ＸＢＬ）にゲートを接続し、データ書き込み時の第２ビット線（ＸＢＬ）の電圧に応答して所定の電圧（Ｈレベル）を第１ノード（Ｎ１）に印加する。 - 特許庁

A cache memory 2 comprises a plurality of ways including a plurality of cache lines having a tag memory 103, a first dirty bit memory 106, an effective bit memory 107, and a data memory 105.例文帳に追加

キャッシュメモリ２はタグメモリ１０３と、第１のダーティビットメモリ１０６と、有効ビットメモリ１０７と、データメモリ１０５と、を含む複数のキャッシュラインを有する複数のウエイを備える。 - 特許庁

Then, the cluster software 32 copies data stored in the area registered in the first bit map table to a log area.例文帳に追加

クラスタソフト３２は、第１のビットマップテーブルに登録されている領域に格納されているデータをログ領域にコピーする。 - 特許庁

A display driver circuit 900 is configured to make each bit of the first group of data bits asserted on the display pixel for a uniform qual period, and make each bit of the second group of data bits asserted on the display pixel for a time period, depending on the associated significance of each bit.例文帳に追加

ディスプレイドライバ回路９００は、第１のデータビット群の各ビットを、表示画素で互いに均一な期間アサートさせ、第２のデータビット群の各ビットを、表示画素で各ビットに関連付けられた重要性に応じた期間アサートさせる。 - 特許庁

The digital data transmission part 2 transmits the digital data D through a first data line DAT0 alone by 1 bit each in a first transmission mode, while transmits them through all the data lines DAT0-3 by 4 bits each in a second transmission mode.例文帳に追加

ディジタルデータ通信部２はディジタルデータＤを、第一の通信モードでは第一のデータ線ＤＡＴ０のみを通し１ｂｉｔずつ伝送し、第二の通信モードでは全データ線ＤＡＴ０〜３を通し４ｂｉｔずつ伝送する。 - 特許庁

A control section functioning as a data developing means develops print data, under high resolution mode, into 2 bit print data where the upper bit represents the recording or nonrecording of the first half of a high resolution unit pixel and the lower bit represents the recording or nonrecording of the second half of a high resolution unit pixel.例文帳に追加

データ展開手段として機能する制御部は、高解像度モードの下で印刷データを、上位ビットが前半の高解像度単位画素の記録又は非記録を表し、下位ビットが後半の高解像度単位画素の記録又は非記録を表す２ビットの印字データに展開する。 - 特許庁

At the time of storing big winning random number collection data collected from bit winning random number count data in the RAM 116, they are stored successively from the first bit in the order of the acquisition of the big winning random number count data.例文帳に追加

大当り乱数カウントデータから集約された大当り乱数集約データをＲＡＭ１１６に記憶格納させる際には、大当り乱数カウントデータが取得された順番に、第１ビットから順次記憶格納させる。 - 特許庁

The input data extraction part extracts data of an arithmetic target from the read input bit string based on preset first position information, and extends the extracted data of the arithmetic target to a bit width of the arithmetic part.例文帳に追加

そして、入力データ抽出部は、予め設定された第１位置情報に基づいて、読み出した入力ビット列から演算対象のデータを抽出し、抽出した演算対象のデータを演算部のビット幅に拡張する。 - 特許庁

In the first conversion processing, conversion is performed so that pieces of bit data of the error correction code after the conversion processing become all erasure state ("1" of a logical value) when pieces of bit data of the user data are all erasure state ("1" of the logical value).例文帳に追加

この第１の変換処理では、ユーザーデータのビットデータが、全て消去状態（論理値の"１"）のときに、変換処理後の誤り訂正符号のビットデータが、全て消去状態（論理値の"１"）になるような変換が行われる。 - 特許庁

A line of first two color developing bit data for developing magenta and black and a line of second two color developing bit data for developing cyan and black are generated based on a line of three color developing pixel data.例文帳に追加

マゼンタ及びブラックを発色させる第１の一ライン分の二色発色ビットデータと、シアン及びブラックを発色させる第２の一ライン分の二色発色ビットデータとを一ライン分の三色発色画素データに基づいて作成する。 - 特許庁

The image data with the rearranged bit strings are recorded in a first recording area 21 from an MSB side of the image data by prescribed bits by the operation of a first recording means 13.例文帳に追加

ビット列が並び替えられた画像データは、第１の記録手段１３の作動により、画像データのＭＳＢ側から所定ビット分が第１の記録領域２１に記録される。 - 特許庁

A first developing function is provided with a function for bit map-developing the intensive image data generated by the first generating function to generate an intensive image.例文帳に追加

第１の展開機能は、第１の生成機能により生成された集約画像データをビットマップ展開し、集約画像イメージを生成する機能を有する。 - 特許庁

In the demodulation step, channel bit strings up to the second synchronization pattern is demodulated based on the first synchronization pattern, and the first demodulation data string is output.例文帳に追加

復調ステップでは、第１同期パターンを基点として第２同期パターンまでのチャネルビット列が復調され、第１復調データ列が出力される。 - 特許庁

A first encoding table in which 2^m code words selected from 2^n of n bit code words are associated with 2^m of m bit data words, and a second encoding table in which 2^m of code words not duplicated with code words in the first encoding table in the 2^n of n bit code words are associated with 2^m of m bit data words are prepared.例文帳に追加

２^m個のｍビットデータ語に対し、２^n個のｎビット符号語から選出した２^m個の符号語を対応づけた第１の符号化テーブルと、２^m個のｍビットデータ語に対し２^n個のｎビット符号語のうち上記第１の符号化テーブル内の符号語と重複しない２^m個の符号語を対応づけた第２の符号化テーブルとを用意する。 - 特許庁

That is, the first data write current being less than the normal current is supplied to the digit line, and the second data write current is supplied to the bit line.例文帳に追加

すなわち、通常時よりも少ない第１のデータ書込電流をデジット線に供給し、第２のデータ書込電流をビット線に供給する。 - 特許庁

A stream output section 15 outputs the picture data stored in the first buffer 13 and the user data stored in the second buffer 14 as a coded bit stream.例文帳に追加

ストリーム出力部１５は，第１バッファ１３に格納されたピクチャデータと第２バッファ１４に格納されたユーザデータとを符号化ビットストリームとして出力する。 - 特許庁

A data expansion section 31 expands the parallel data to a bit width corresponding to a high data rate to generate first and second expanded parallel data of two systems in which fraction bits are inserted at different positions.例文帳に追加

データ伸張部３１は，このパラレルデータを高速データレートに対応するビット幅にデータ伸張し，異なる位置に端数ビットを挿入した２系統の第１および第２の伸張パラレルデータを生成する。 - 特許庁

As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.例文帳に追加

第１のビット幅より狭いビット幅を有する第１、第２のレジスタｏｖ０、ｏｖ１は、演算器１３による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器１３の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁

An expectation value data holding device 16 stores m expectation values of n-bit length, and a data comparison device 14 compares part of n-bit length from among packet data with the first to n-th expectation values of n-bit length in the period from output of packet data to the secondary storage part to storage of the following packet data in the storage part.例文帳に追加

期待値データ保持装置１６は、nビット長の期待値をm個記憶し、データ比較装置１４は、パケットデータが第２格納部に出力されてから、後続するパケットデータが格納部に蓄積されるまでの期間において、前記パケットデータのうちnビット長の部分を、第１番目から第m番目までのnビット長の期待値との比較を行う。 - 特許庁

An output of the n-bit flip-flop 16 is stored in a first jitter- data latch circuit 17, and at the next time, new data are stored in the first jitter-data latch circuit 17 while data at the last time are shifted to a second jitter-data latch circuit 18.例文帳に追加

ｎビットフリップフロップ１６の出力は第１のジッタ情報ラッチ回路１７に格納され、次の回で新たなデータが第１のジッタ情報ラッチ回路１７に格納されると同時に前回のデータは第２のジッタ情報ラッチ回路１８に移される。 - 特許庁

A sense amplifier, connected to the first bit line and the second bit line via a transistor for a switch, when the transistor is in an ON state, reads data stored in the memory cell by comparing electric charge accumulated in the first bit line and the second bit line by polarization for the first and the second ferroelectric capacitor for the memory cell chosen in the memory cell block.例文帳に追加

センスアンプは、スイッチ用トランジスタを介して第１及び第２のビットラインに接続され、トランジスタがオン状態となったときに、メモリセルブロックにおいて選択されたメモリセルの第１及び第２の強誘電体キャパシタの分極によって第１及び第２のビットラインに蓄積される電荷を比較することにより、メモリセルに格納されているデータを読み出す。 - 特許庁

Using magnetic data read by a magnetic head of a magnetic card reader as first magnetic data and magnetic data formed by changing the sequence of the first magnetic data as second magnetic data, the card conveying direction is determined based on the result of parity check of the parity bit included in the magnetic data and the total number of characters included in the magnetic data (SA4).例文帳に追加

また、磁気カードリーダの磁気ヘッドにより読み取られた磁気データを第１の磁気データ、この第１の磁気データの前後関係を入れ替えた磁気データを第２の磁気データとして、磁気データに含まれるパリティビットのパリティチェックの結果や磁気データに含まれる全キャラクタ数によってカード搬送方向判定を行う（ＳＡ４）。 - 特許庁

The compensation data is obtained by quantizing data corresponding to change, against a reference value, in a measurement value obtained in measuring exposure unevenness on the photoreceptor with a second bit number larger than the first bit number and by quantizing the thus quantized data again with the first bit number through delta sigma modulation processing.例文帳に追加

補償用データは、感光体に生じる露光ムラを測定した際の基準値に対する、当該測定によって得られた測定値の変化に対応するデータを、第１のビット数よりも大きい第２のビット数で量子化し、かつ、量子化後のデータをデルタシグマ変調処理によって第１のビット数で再量子化することによって得られる。 - 特許庁

The first half 7 bits in input data, inputted as 16 bit parallel data, are inputted into a 7/8 encoding circuit 10 and encoded into an 8-bit code, and the second half 9 bits are inputted into a 9/10 encoding circuit 11 and is coded into a 10-bit code.例文帳に追加

１６ビットの並列データとして入力される入力データの前半の７ビットが７／８符号化回路１０に入力されて８ビット符号に符号化され、後半の９ビットが９／１０符号化回路１１に入力されて１０ビット符号に符号化される。 - 特許庁

After a logic part 2 of the micro-controller 1 writes a first check data 55H on an address for carrying out a diagnosis of an internal RAM 4, it writes a second check data AAH on a reversal address in which the highest level bit from the lowest level bit of the diagnosis address are reversed every by one bit.例文帳に追加

マイクロコントローラ１の論理部２は、内部ＲＡＭ４の診断を行うアドレスに第１チェックデータ５５Ｈを書き込んだ後、診断アドレスの最下位ビットから最上位ビットまでを１ビットずつ反転させた反転アドレスに第２チェックデータＡＡＨを書き込む。 - 特許庁

A format conversion part 10 divides each pixel component of image data 2 of a first format expressing gradation of each pixel component with a plurality of bits into a prescribed bit group, and couples the bit group on the basis of bit depth to be converted into the image data of a second format.例文帳に追加

フォーマット変換部１０は、各画素成分の階調が複数ビットで表現される第１のフォーマットの画像データ２の各画素成分を所定のビットグループに分割し、ビットグループをビット深度に基づいて結合して第２のフォーマットの画像データに変換する。 - 特許庁

In a radio data transmission system on a transmitting side, a transmitting bit string is branched into first and second bit strings by a branching unit 11, and the first bit string is subjected to space-time encoding by a space-time encoder 12, while the second bit string is subjected to error correction encoding by an error correction encoder 13.例文帳に追加

送信側の無線データ伝送装置において、送信ビット列を分岐器１１で第１及び第２のビット列に分岐して、第１のビット列には時空間符号化器１２により時空間符号化を施すと共に、第２のビット列には誤り訂正符号化器１３により誤り訂正符号化を施す。 - 特許庁

In a sense amplifier SA0 provided for a semiconductor device, a first node B1 is connected to a bit line BL0 for reading out data.例文帳に追加

半導体装置に設けられたセンスアンプＳＡ０において、第１のノードＢ１は、データ読出時にビット線ＢＬ０と接続される。 - 特許庁

A first compression circuit 130 compresses the result of comparison by the expected value comparing circuit 120 to 8-bit temporary compressed data.例文帳に追加

第１圧縮回路１３０は、期待値比較回路１２０による比較結果を８ビットの暫定圧縮データに圧縮する。 - 特許庁

The receiver successively compares a front bit string first by using a filter on the basis of the sampling data of detected call tone.例文帳に追加

受信機は検出した発呼トーンの標本化データを元に平滑化フィルタを使用し、先頭ビット列から順に比較する。 - 特許庁

Accordingly, a first amplification stage becomes an enabled state, and the write data is transmitted to the cell concerned via the main bit line.例文帳に追加

したがって、第１増幅ステージが活性化状態となり、書き込むデータをメインビットラインを介して当該セルへ伝達する。 - 特許庁

In the higher-order 8 bits, higher-order bit data subjected to JPEG compression by a first image compressing part 13 are stored in a storage part 15.例文帳に追加

上位８ビットは、第一の画像圧縮部１３でＪＰＥＧ圧縮された上位ビットデータは記憶部１５に保持される。 - 特許庁

The bit liens are connected to a plurality of intermediate data lines by a first decoding unit, the intermediate data lines are connected to a plurality of data lines of sense amplifiers by a second decoding unit.例文帳に追加

ビット線は第１のデコーディング・ユニットによって複数の中間データ線へ接続され、中間データ線は第２のデコーディング・ユニットによってセンス増幅器の複数のデータ線へ接続される。 - 特許庁

Each of the plurality of the memory cells further comprises a first cell for storing a 1 bit fraction of storage data, and a logical operation cell for operating whether or not the retrieval data and the storage data are coincident with each other.例文帳に追加

複数のメモリセルの各々は、記憶データの１ビット分を記憶する第１のセルと、検索データと記憶データとが一致するか否かを演算する論理演算セルとをさらに含む。 - 特許庁

The driver comprises a first memory circuit 13 storing number data, the number of times of which the same N-bit status data correspondent to plural driving pulses is repeated for each clock signal; and a second memory circuit 16, which reads the N-bit status data correspondent to the number data out of the first memory circuit 13 and outputs the data as the plural driving pulses.例文帳に追加

複数の駆動パルスに対応するＮビットの状態データがクロック信号毎に繰り返される回数データを格納している第１の記憶回路１３と、第１の記憶回路から出力される回数データに対応したＮビットの状態データを読み出し、複数の駆動パルスとして出力する第２の記憶回路１６とを備えた。 - 特許庁

In addition, the information reproducing device 1 divides the offset data showing the detected offset controlled variable into first offset data equal to or greater than the least significant bit unit of AD conversion and second offset data smaller than the least significant bit unit and performs digital offset correction with the first offset data and analog offset correction with the second offset data.例文帳に追加

また、情報再生装置１は、検出されたオフセット制御量を示すオフセットデータをＡＤ変換の最下位ｂｉｔ単位以上の第１のオフセットデータと、最下位ｂｉｔ単位よりも小さい第２のオフセットデータとに分割して、第１のオフセットデータでデジタルオフセット補正を行い、第２のオフセットデータでアナログオフセット補正を行う。 - 特許庁

An address storage part 140 stores a threshold value memory address for dividing the memory cell array 110 into a first block for storing one bit data for each memory cell and a second block for storing one bit data for each pair of memory cell.例文帳に追加

アドレス記憶部１４０は、メモリセル毎に１ビットデータを記憶させる第１ブロックと、メモリセル対毎に１ビットデータを記憶させる第２ブロックとにメモリセルアレイ１１０を分けるための閾値メモリアドレスを記憶する。 - 特許庁

The first digital interface transmits a digital imaging signal by means of serial data comprising a start bit, data related to an imaging signal, and a stop bit in this order, and the second digital interface transmits a basic clock signal.例文帳に追加

第１のディジタルインターフェースでは、ディジタル撮像信号を、スタートビット、撮像信号に係るデータ、ストップビットの順で構成されるシリアルデータで伝送し、第２のディジタルインターフェースでは、基本クロック信号を伝送している。 - 特許庁

The controller 5 controls the multiplexer 9 so that the data is multiplexed at a ratio corresponding to the bit rate using encoding bit rate information of encoding data from the first accumulation memory 4 and the video encoder 3.例文帳に追加

このとき、制御器５は、第１の蓄積メモリ４とビデオ符号化器３からの符号化データに対する符号化ビットレート情報から、ビットレートに応じた比率で多重化するように多重化器９を制御する。 - 特許庁

When an instruction is issued to the first printer 20a so as to print out print data, the first and second printers 20a, 20b cooperatively rasterize the print data, and can create bit map data of the print data.例文帳に追加

第１プリンタ２０ａと第２プリンタ２０ｂは、印刷データを印刷するように第１プリンタ２０ａが指示された場合に、共同して当該印刷データをラスタライズすることによって当該印刷データのビットマップデータを作成することが可能である。 - 特許庁

A memory device includes a memory component constituted to display a logical value corresponding to a data bit in a bit sequence and having an initial first resistance, a fault memory component constituted to display a second logical value corresponding to data bit in a bit sequence, and an additional memory component constituted to display an encoded bit in a bit sequence relating to the bit sequence with the fault memory component.例文帳に追加

本発明のメモリ装置は、ビット・シーケンス内のデータ・ビットに対応する論理値を表すようにそれぞれ構成された、初期の第１の抵抗を有するメモリ・コンポーネントと、第２の抵抗を有し、前記ビット・シーケンス内のデータ・ビットに対応する第２の論理値を表すように構成された不良メモリ・コンポーネントと、前記不良メモリ・コンポーネントを前記ビット・シーケンスと関連付ける前記ビット・シーケンス内のエンコード・ビットを表すように構成された追加のメモリ・コンポーネントを含む。 - 特許庁