「first data bit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The second controller substrate generates bit map data by interpreting the PDL command, processes the PDL command into an image output command, and transfers the image output command to the first controller substrate.例文帳に追加

第２のコントローラー基板は、ＰＤＬコマンドを解釈してビットマップデータを生成するとともに、イメージ出力コマンドに加工し、第１のコントローラー基板に転送する。 - 特許庁

A bit line driver BLDj switches voltages applied to the first and second terminals 21 and 22 of the ferroelectric capacitor Cs according to the input data X(t).例文帳に追加

ビットラインドライバＢＬＤｊは、入力データＸ（ｔ）に応じて、強誘電体キャパシタＣｓの第１端子２１および第２端子２２に印加する電圧を切り替える。 - 特許庁

A CABAC calculation decoding part 121 which is a first decoding part decodes a bit stream of CABAC and generates binary code data which is an intermediate stream.例文帳に追加

第１の復号化部であるＣＡＢＡＣ算出復号化部１２１は、ＣＡＢＡＣのビットストリームを復号化して中間ストリームである二値符号データを生成する。 - 特許庁

According to this data writing method, first, a voltage between a source and a drain is applied to the source and drain diffusion areas 103 and 104 of a semiconductor memory device 100 via a bit line.例文帳に追加

まず、ビット線を介して、半導体メモリ素子１００にソース拡散領域１０３およびドレイン拡散領域１０４に、ソース・ドレイン間電圧を印加する。 - 特許庁

The image processing device 100 has a first color converting section 132 converting the RGB bit map data of the input printing data to color printing data of CMYK, a second color converting section converting the same to monochrome printing data of K, and a printing data selecting section 151 selecting printing data output to a printing engine from the color printing data and the monochrome printing data.例文帳に追加

画像処理装置１００は、入力された印刷データのＲＧＢビットマップデータからＣＭＹＫのカラー印刷データに変換する第１色変換部１３２と、Ｋのモノクロ印刷データに変換する第２色変換部１３３と、カラー印刷データおよびモノクロ印刷データのうちから印刷エンジンに出力する印刷データを選択する印刷データ選択部１５１とを有する。 - 特許庁

In the state of using a first transmission service, the reproduction speed of the streaming data is suppressed to a bit rate lower than the transmission speed of the first transmission service in the case that a storage amount is below a first threshold, and suppression is released in the case that the storage amount exceeds the first threshold.例文帳に追加

第一の伝送サービスを利用している状態では、蓄積量が第一の閾値を下回る場合はストリーミングデータの再生速度を第一の伝送サービスの伝送速度よりも低いビットレートに抑制し、蓄積量が第一の閾値を上回る場合は抑制を解除する。 - 特許庁

A drain or a source of the first transistor TR1 is connected to an input of the first logic gate LG1, the gate of the first transistor TR1 is connected to an output of the first logic gate LG1 and a data reading circuit 11 is connected only to one bit line BL.例文帳に追加

第１のトランジスタＴＲ１のドレイン又はソースと第１の論理ゲートＬＧ１の入力とが接続され、かつ第１のトランジスタＴＲ１のゲートと第１の論理ゲートＬＧ１の出力とが接続されており、更に片方のビット線ＢＬにのみデータ読み出し回路１１が接続される。 - 特許庁

The peripheral circuits (3 to 7) reads out the part of bits from the first data cell (11), reproduces the data symbol by adding the prescribed dummy bit to the part of bits, and performs error detection and error correction using the reproduced data symbol.例文帳に追加

周辺回路（３〜７）は、第１データセル（１１）から前記一部のビットを読み出し、前記一部のビットに所定のダミービットを付け加えることによってデータシンボルを再生し、再生されたデータシンボルを用いて誤り検出及び誤り訂正を行う。 - 特許庁

The write-in of data is performed by controlling the supply time of the first current in accordance with write-in data, the read-out of data is performed by detecting the supply time of the second current until the potential of the bit line 11 becomes equal to prescribed potential.例文帳に追加

データの書き込みは書き込むデータに応じて第１電流の供給時間を制御して行い、データの読み出しはビット線１１の電位が所定の電位と等しくなるまでの第２電流の供給時間を検出して行う。 - 特許庁

In the first communication state that the setting of initial is executed between a host controller and an encoder, all absolute data owned by the encoder are transmitted, and in the second communication state that a position loop is assembled, data in the periphery of high order several bits having data change and data indicating the bit positions are transmitted.例文帳に追加

上位コントローラとエンコーダの間でイニシャルの設定を行う第１の通信時にエンコーダの保有するアブソリュートの全データを送り、ポジションループを組む第２の通信状態において、データ変化の有る上位数ビット周辺のデータとそのビット位置を表すデータを送る。 - 特許庁

A 1-bit memory cell MC consists of a single MISFET having the channel body of floating, and the MISFET dynamically stores a first data state where a channel body is set to be a first potential and a second data state where the channel body is set to be a second potential.例文帳に追加

１ビットのメモリセルＭＣが、フローティングのチャネルボディを持つ一つのＭＩＳＦＥＴにより構成され、ＭＩＳＦＥＴはチャネルボディを第１の電位に設定した第１データ状態と第２の電位に設定した第２データ状態とをダイナミックに記憶する。 - 特許庁

Each of the first selectors comprises the conductivity type MOS transistors and outputs one of the generated voltages selected in compatibility with low-order (b+c) bits of the digital data on the basis of a higher-order a bit of the digital data.例文帳に追加

各第１のセレクタは、当該導電型ＭＯＳトランジスタにより構成され、ディジタルデータの上位ａビットに基づき、該ディジタルデータの下位（ｂ＋ｃ）ビットに対応して選択された生成電圧の１つを出力する。 - 特許庁

A first calculating circuit 3 executes predetermined calculation operations on the parts of the (m+1) binary data derived by the binary data deriving circuit 2 and having the same bit state, in a unified manner.例文帳に追加

第１の演算処理回路３は、２進数データ派生回路２によって派生された（ｍ＋１）個の２進数データにおいて、ビットの状態が同一である部分に対して統一的に所定の演算処理を実行する。 - 特許庁

The column address decoder 12 commences reading out two candidate data for the first bit by inputting the two candidate data to the sense amplifiers SA_M0 and SA_M1, respectively before all bits of the column address signal are established.例文帳に追加

カラムアドレスデコーダ１２は、カラムアドレス信号の全ビットが確定する前に先頭ビットの２個の候補データを２個のセンスアンプＳＡ_Ｍ０，ＳＡ_Ｍ１にそれぞれ入力することにより２個の候補データの読み出しを開始する。 - 特許庁

A communication system samples continuous stream data at a first rate, arranges a signaling bit indicating a part of the continuous stream data and the amount of segments occupied within a frame segment, and transmits the frame segment at a second rate.例文帳に追加

連続するストリームデータを第１のレートでサンプリングし、フレームセグメント内に前記連続するストリームデータの一部と占有されるセグメント量を示すシグナリングビットを配置し、第２のレートでフレームセグメントを送信する。 - 特許庁

This nonvolatile memory includes a nonvolatile memory cell 11 for storing the data and a read circuit connected to the memory cell 11 via first and second bit lines GBLX, GBLZ for reading the data stored in the memory cell 11.例文帳に追加

データを記憶可能な不揮発性のメモリセル１１及びメモリセル１１に第１、第２ビット線GBLX、GBLZを介して接続されて、メモリセル１１に記憶されたデータを読み出すための読出回路を備える不揮発性記憶装置である。 - 特許庁

In print data where 1 pixel is represented by 1 binary bit, print data at even dot position is converted into print data of small dot gray scale representation and stored in a first image buffer 14 whereas print data at odd dot position is converted into print data of intermediate dot gray scale representation and stored in a second image buffer 16.例文帳に追加

１画素につき１ビットの２値表現された印刷データのうち、偶数ドット位置の印刷データを小ドットの階調表現された印刷データに変換して第１イメージバッファ１４に格納し、奇数ドット位置の印刷データを中ドットの階調表現された印刷データに変換して第２イメージバッファ１６に格納する。 - 特許庁

The decoder includes: a first decoder for repeatedly decoding input data, accumulating the repeatedly decoded data by bit, comparing the accumulated value with a plurality of reference values, and outputting decision data and instruction data determined based on the comparison result; and a second decoder for correcting an error on a symbol including the decision data based on the instruction data.例文帳に追加

入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第１デコーダと、指示データによって、決定データを含むシンボルに対してエラー訂正を行うための第２デコーダと、を含むデコーダ。 - 特許庁

When a second server out of the servers receives a program request for second program data (C) from the second reproducing device; the second server controls the first server group so as to gradually decrease the bit rate of the first program data group (A and B) that are being transmitted, and transmits the second program data (C) to the second reproducing device.例文帳に追加

複数のサーバのうちの第２サーバは、第２番組データ（Ｃ）を要求するための番組要求を第２再生装置から受け取ったとき、送信されている第１番組データ群（Ａ、Ｂ）のビットレートを徐々に下げるように第１サーバ群を制御し、第２番組データ（Ｃ）を第２再生装置に送信する。 - 特許庁

Corresponding to the bit value of transmission data branching off by a transmission control circuit 11, an address forming circuit 12 forms addresses and outputs them and lets the spread signal memory 13 output the spread signal data of a first to a 256th sample or the spread signal data of a 128th to a 256th sample, and a first to a 127th sample.例文帳に追加

アドレス生成回路１２は、送信制御回路１１により分岐された送信データのビット値に応じて、アドレスを生成出力し、拡散信号メモリから、第１から第２５６サンプルまで、または、第１２８から第２５６サンプルまでと第１から第１２７サンプルまでの拡散信号データを出力させる。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

When the transmitting audio data STL is 16-bit LPCM audio data, a separating part 205 separates all bits as a first audio data STL-U, a transmission path A modulating part 206 generates a transmitting signal STa of the first mode and a communication I/F 208 transmits this signal through a transmission path 400A.例文帳に追加

送信音声データＳＴＬが１６ビットＬＰＣＭ音声データであるとき、分離部２０５は全ビットを第１の音声データＳＴＬ-Uとして分離し、伝送路Ａ変調部２０６で第１の形態の伝送信号ＳＴａを生成し、通信Ｉ／Ｆ２０８により伝送路４００Ａを通じて送信する。 - 特許庁

The method is equipped with a step for making a first and a second transistors in an OFF state by inactivating a word line and a step for sequentially shifting the scan data inputted from a scan data input terminal to a memory cell arranged at a scan data output terminal side via a first and a second shift bit lines.例文帳に追加

ワード線を不活性化することにより、第１及び第２のトランジスタをオフ状態にするステップと、スキャンデータ入力端子から入力されるスキャンデータを、第１及び第２のシフトビット線を介して、スキャンデータ出力端子側に位置するメモリセルに順次シフトするステップとを備えることを特徴とする。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

A multiplication array 3 in m * n bit configuration performs fixed point multiplication by inputting all the bits of first m bit fixed point data (D1) and the lower n bits of second m bit fixed point data (D2), and calculates two intermediate products N1 and N2 for acquiring the multiplication result of m+n-1 bits, and outputs those intermediate products N1 and N2.例文帳に追加

ｍ＊ｎビット構成の乗算アレイ３は、固定小数点乗算時に、第１のｍビット固定小数点データ（Ｄ１）の全ビットおよび第２のｍビット固定小数点データ（Ｄ２）の下位ｎビットを入力として乗算を行い、ｍ＋ｎ−１ビットの乗算結果を得るための２個の中間積Ｎ１およびＮ２を算出し、当該中間積Ｎ１およびＮ２を出力する。 - 特許庁

A data converter 10, for digitizing an analog input signal and providing digital output data at one or more conversion cycles, includes a logic circuit 28 for generating a data conversion diagnostic bit having first and second logic states.例文帳に追加

アナログ入力信号をデジタル化し且つ１個又はそれ以上の変換サイクルにおいてデジタル出力データを供給するデータ変換器１０は、第一及び第二論理状態を持っているデータ変換診断ビットを発生するための論理回路２８を包含している。 - 特許庁

Therefore, even if there is bit transformation in any one of data sent by the first to third parallel communication lines Lc1-Lc3, the second MPU22 can recognize a normal motor command value.例文帳に追加

このため、第１〜第３のパラレル通信ラインＬｃ１〜Ｌｃ３により送られてきたデータのいずれか１つにビット化けがあっても、第２のＭＰＵ２２は正常なモータ指令値を認識可能となる。 - 特許庁

The first storage sections 28 correspond to the redundant cell arrays 41 and store the replacement confirmation data which indicate whether the redundant cell arrays 41 conduct replacement or not using two bit nonvolatile memory cells.例文帳に追加

第１格納部２８は、冗長セルアレイ４１に対応し、冗長セルアレイ４１が置換を行うか否かを示す置換確認データを２ビットの不揮発性メモリセルで格納する。 - 特許庁

A memory read out control part 202 reads out the low rank bit data Data2 stored in a memory 203 on the basis of a control signal Clock1, DE1 received from a first receiver.例文帳に追加

メモリ読出し制御部２０２は、第１レシーバから受取った制御信号Ｃｌｏｃｋ１，ＤＥ１に基いて、メモリ２０３に記憶されている下位ビットデータＤａｔａ２を読み出す。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加

第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁

The registers, written with the voltage adjustment data whose addresses are other than the register addresses, corresponding to the address signals (Fh) with the first bit pattern, are mapped in a register map of the register section.例文帳に追加

レジスタ部のレジスタマップでは、第１のビットパターンのアドレス信号（Ｆｈ）に対応するレジスタアドレス以外のレジスタアドレスに対して、電圧調整データが書き込まれるレジスタがマッピングされている。 - 特許庁

There are detected a first compression method with highest compression efficiency in compression methods X for compressing the data file in view of the array of bit patterns and a second compression method with highest compression efficiency in compression methods Y for compressing the data file in view of a frequency of generation of the bit patterns (S103).例文帳に追加

ビットパターンの配列に着目して圧縮を行う圧縮方式Ｘの中で最も圧縮効率の高い第１圧縮方式と、ビットパターンの発生頻度に着目して圧縮を行う圧縮方式Ｙの中で最も圧縮効率が高い第２圧縮方式をとを検出する（Ｓ１０３）。 - 特許庁

The data generation circuit 20 generates N-bit random number data Drnd from count values of a plurality of clock signals CLK1, CLK3 and CLK4, and outputs Drnd as Din to the first stage pseudorandom number generation circuit 30-1.例文帳に追加

データ生成回路２０は、複数のクロック信号ＣＬＫ１，ＣＬＫ３，ＣＬＫ４のそれぞれのカウント値に基づいてＮビットの乱数データＤｒｎｄを生成し、そのＤｒｎｄを初段の擬似乱数生成回路３０−１に対するＤｉｎとして出力する。 - 特許庁

A comparator CMP compares ones of (n) input data 1 with one another only once for the first time so as to select (i) (n>=i) input data in the descending order of values, and one-bit comparison results, i.e. comparison results of (n-1) bits are found.例文帳に追加

ｎ個の入力データのうち、値の大きいほうからi（n>=i）個選択するために、データ１個毎に、最初の１回だけ各データの大小の比較を比較器CMPで行い、それぞれ１ビットの比較結果、合計（n-1）ビットの比較結果を求める。 - 特許庁

The bus control circuit 9 waits until the bus B comes to an idle state when data and a start generation bit are set to the register 5, and outputs a first control signal, and outputs a second control signal when a stop generation bit is set to the register 5.例文帳に追加

制御回路９は、データ及びスタート生成ビットがレジスタ５にセットされた場合に、バスＢがアイドル状態となるまでウェイトし、第１の制御信号を出力し、ストップ生成ビットがレジスタ５にセットされた場合に、第２の制御信号を出力する。 - 特許庁

Also, a plurality of memory cells are connected to bit lines, the bit lines are connected to the second level shifter at a second connection point, while coupled to parallel sense amplifiers, write-in buffers, and first and second diodes, and connected to data input/output pins through these.例文帳に追加

また、複数のメモリセルをビットラインに接続し、該ビットラインは第２接続ポイントにおいて第２レベルシフターに接続するとともに、並列するセンサー増幅器と、書き込みバッファと、及び第１、第２ダイオードにカップリングし、これらを介してさらにデータ出入力ピンに接続する。 - 特許庁

In this data recording method for recording a first unit RU arranged continuously on a recording medium and composed of first data composed of video or sound, and management information for managing one or more first units RU, the management information includes the minimum reproduction time (minimum duration of record-unit) and a maximum bit rate (maximum bitrate or record-unit) of the first unit RU.例文帳に追加

記録媒体上で連続的に配置され、映像又は音声からなる第１のデータによって構成される第１のユニットＲＵと、前記第１のユニットＲＵを１個以上管理する管理情報とを、記録媒体に記録するデータ記録方法であって、前記管理情報が、前記第１のユニットＲＵの最小の再生時間(Minimum duration of record-unit)および最大のビットレート(Maximum bitrate or record-unit)を含むものである。 - 特許庁

Table output data Dout0 and Dout1 corresponding to first table input data RA0 to be address-inputted to an LUT memory 12 and second table input data RA1 to which 1 is added are outputted, and interpolated outside the LUT memory 12, and output data whose bit depth is larger than that of the LUT memory 12 are obtained.例文帳に追加

ＬＵＴメモリ１２にアドレス入力する第１のテーブル入力データＲＡ０と、これに１を足した第２のテーブル入力データＲＡ１のそれぞれに対応したテーブル出力データＤｏｕｔ０，Ｄｏｕｔ１を出力し、ＬＵＴメモリ１２の外部で内挿補間して、ＬＵＴメモリ１２よりもビット深さの大きい出力データを得る。 - 特許庁

In a first block and a second block each including a prescribed number of bit lines 10 held between the adjacent lining wires 9, positions of the bit lines 10 simultaneously selected in the first and second blocks with reference to ends of the first and second blocks respectively during data reading are different from each other.例文帳に追加

そして、隣接する裏打ち配線９によって挟まれる所定の数のビット線１０がそれぞれ配置される第１ブロックおよび第２ブロックにおいて、データの読み出し時に同時に選択される第１ブロックのビット線１０の第１ブロックの端部を基準とする位置と、第２ブロックのビット線１０の第２ブロックの端部を基準とする位置とが異なるように構成されている。 - 特許庁

When a system controller 27 discriminates disk identifying data ID from TOC and reproducing mode identification data Im is the first reproducing mode for instructing arithmetic output reproduction in addition, a multiplexer 33 outputs audio data DAEx of 20 bit/sample via a selection circuit 36.例文帳に追加

システムコントローラ２７がＴＯＣからディスク識別データＩＤを判別し、さらに再生モード識別データＩｍが演算出力再生を指示する第１の再生モードであるとき、マルチプレクサ３３は選択回路３６を介して２０ビット／サンプルのオーディオデータＤＡＥｘを出力する。 - 特許庁

Furthermore, the failure analysis system extracts the fail bit map image data from the first image data storage area 32 or the second image data storage area 34, merges it, and displays it on a display part 44, on the basis of instruction from a user for a display format and/or a display area.例文帳に追加

さらに、不良解析システムは、ユーザからの表示形式及び／又は表示領域の指示に基づいて、第１画像データ記憶領域３２又は第２画像データ記憶領域３４からフェイルビットマップ画像データを抽出して結合し、表示部４４に表示する。 - 特許庁

The controller has a first parity generator for generating the horizontal parity bits, a second parity generator for generating the vertical parity bits, a horizontal error bit identification part for using the horizontal parity bits, a vertical error bit identification part for using the vertical parity bits, and a bit correction part for correcting the storage data in response to signals from the horizontal/vertical error bit identification parts.例文帳に追加

上記コントローラは、上記水平パリティビットを生成する第１パリティ生成器と、上記垂直パリティビットを生成する第２パリティ生成器と、上記水平パリティビットを用いる水平方向誤りビット特定部と、上記垂直パリティビットを用いる垂直方向誤りビット特定部と、上記水平／垂直方向誤りビット特定部からの信号により上記記憶データの訂正を行うビット訂正部とを有する。 - 特許庁

The program method includes a step in which the selected row and a memory cell connected to the first or second bit line are programmed by multi-bit data, and a step in which a row positioned at an adjacent position of the selected row and the programmed memory cell connected to the first or the second bit line are reprogrammed so that a read margin between adjacent states reduced due to high temperature stress is increased.例文帳に追加

本発明に係るプログラム方法は、選択された行及び前記第１または第２ビットラインに接続されたメモリセルをマルチビットデータでプログラムする段階と、高温ストレスによって減少する隣接した状態の間の読み出しマージンが増加するように、前記選択された行の隣に位置した行及び前記第１または第２ビットラインに接続されたプログラムされたメモリセルを再プログラムする段階とを含む。 - 特許庁

To provide a method for transmitting data, comprised of bits with higher priority and bits with lower priority output from a coder, using a high- order modulator, where a bit stream comprised of at least 3 bits represents one symbol and includes a first bit part having higher reliability and a second bit part with lower reliability.例文帳に追加

少なくとも３ビットからなるビット列が１つのシンボルを表し、前記ビット列が信頼度の高い第１ビット部分及び相対的に信頼度の低い第２ビット部分を含む高次数変調器を使用して、符号器から出力される重要度の高いビット及び相対的に重要度の低いビットから構成されたデータを伝送する方法を提供する。 - 特許庁