「frequency control loop」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A control signal controlling the voltage control oscillator 7 is generated through a phase error detector 3 and a digital loop filter 4, and since the digital loop filter 4 is constituted of a digital filter processing with a reproduced clock being n/m-frequency-divided, even if a reproducing channel rate is varied with a rate of n/m, the frequency characteristic is varied with similarity in accordance with it.例文帳に追加

電圧制御発振器７を制御する制御信号は、位相誤差検出器３およびディジタルループフィルタ４を経て生成されるが、このディジタルループフィルタ４が、ｎ／ｍ分周した再生クロックで処理するディジタルフィルタで構成することによって、再生チャンネルレートがｎ／ｍの比率で変化しても、それに応じた相似形でその周波数特性が変化する。 - 特許庁

Then, in a control parameter calculation part 41 of the control parameter generation part 28, the zero points cs and ds of the complex number of the controller are determined on the basis of the zero crossing frequency fx of the open loop frequency characteristics, and the provisional value of a controller gain Kp is determined.例文帳に追加

次に、制御パラメータ生成部２８の制御パラメータ算出部４１において、制御器の複素数の零点ｃｓ、ｄｓを開ループ周波数特性のゼロクロス周波数ｆｘに基づいて決定し、制御器ゲインＫｐの暫定値を決定する。 - 特許庁

In the optical frequency control device, there are provided a first error signal detection part 1 including a first optical filter 111 and a second error signal detection part 2 including a second optical filter 112, and an output optical frequency of a variable wavelength laser 10 is controlled by a double control loop.例文帳に追加

第１の光フィルタ１１１を備える第１の誤差信号検出部１と、第２の光フィルタ１１２を備える第２の誤差信号検出部２とを設け、２重の制御ループにより波長可変レーザ１０の出力光周波数を制御する。 - 特許庁

When an optimum code is searched, a calibration control circuit CALCTL sets the division ratio of center frequency in a divider circuit DIV at first, and determines the value of a voltage control signal Vcnt by using an analog loop.例文帳に追加

当該探索の際には、キャリブレーション制御回路ＣＡＬＣＴＬが、まず、分周回路ＤＩＶに中心周波数の分周比を設定すると共にアナログループを用いて電圧制御信号Ｖｃｎｔの値を定める。 - 特許庁

The PLL frequency synthesizer circuit monitors the control voltage of a voltage controlled oscillator and switches a loop filter set so as to stably operate with the modulation sensitivity of the voltage controlled oscillator in accordance with the control voltage.例文帳に追加

電圧制御発振器の制御電圧をモニタし、制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにした。 - 特許庁

A sensor detection signal to be outputted by a sensor detection circuit 21 is filtered by a filter 31, and only frequency components corresponding to the frequency of hunting to be generated in a closed loop L including the control circuit 23 are extracted.例文帳に追加

このときセンサ検出回路２１から出力されるセンサ検出信号を、フィルタ３１によって濾波し、制御回路２３を含む閉ループＬに生じるハンチングの周波数に対応する周波数成分のみを取り出す。 - 特許庁

To obtain a delayed synchronization loop circuit for a semiconductor memory device in which an operating frequency region is largely extended and a difference of a jitter characteristic attended with an operating frequency is avoided, and to obtain the control method for the circuit.例文帳に追加

動作周波数領域を大きく広げることができるとともに、動作周波数に伴うジッタ特性の差をなくすことができる半導体メモリ装置の遅延同期ループ回路及びそれに対する制御方法を提供すること。 - 特許庁

The semiconductor integrated circuit includes a PLL and a control unit 9, wherein the PLL includes a phase/frequency comparator 1, a loop filter 3, a voltage controlled oscillator (VCO) 8 and a frequency divider 6, and the VCO (8) includes a voltage/current converter (VIC) and a ring oscillator.例文帳に追加

ＰＬＬと制御ユニット９を具備し、ＰＬＬは位相周波数比較器１、ループフィルタ３、電圧制御発振器(ＶＣＯ)８、分周器６を含み、ＶＣＯ(８)は電圧電流変換器(ＶＩＣ)とリング発振器を含む。 - 特許庁

A sampling phase detector 20 is used as a mixing means in a PLL control loop for setting the comparison frequency of an output frequency, and is operated as a harmonic down converter.例文帳に追加

出力周波数の比較周波数を設定するＰＬＬ制御ループ内の混合手段としてサンプリングフェーズディテクタ２０を用い、サンプリングフェーズディテクタ２０をハーモニックス・ダウンコンバータとして動作させることにより上記課題を解決する。 - 特許庁

A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.例文帳に追加

位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁

To provide a fixed delay loop which has a small signal jitter and a stable time delay control function and can realize bi-directional time delay with a small area against a low frequency.例文帳に追加

小さい信号ジッタ-(Jitter)と安定した時間遅延調節機能とを有し、低周波でも小さい面積で両方向時間遅延を実現することができる遅延固定ループを提供すること。 - 特許庁

To provide a phase locked loop (PLL) circuit which is excellent in performance such as phase error and frequency accuracy, is inexpensive, and utilizes a voltage controlled oscillator (VCO) having a wide control voltage input range.例文帳に追加

位相誤差および周波数精度等の性能に優れ、かつ低価格で、広い制御電圧入力範囲を持つ電圧制御発振器を利用したＰＬＬ回路を提供する。 - 特許庁

An out-of-synchronism detector 102 discriminates the presence of a fault depending on the level of a control signal given to a VCO built in a frequency phase locked loop used for generating a clock signal.例文帳に追加

同期はずれ検出器１０２では、クロック生成に用いる周波数位相同期ループに内蔵されるＶＣＯへの制御信号の大小により異常の有無を判定する。 - 特許庁

The phase synchronization circuit consists of a phase comparator 1, a bias current supplying circuit 2, a charge pump 3, a loop filter 4, a voltage/ current converter 5, a current control oscillator 6 and a frequency divider 7.例文帳に追加

本装置は位相比較器１、バイアス電流供給回路２、チャージポンプ３、ループフィルタ４、電圧電流変換器５、電流制御発振器６および分周器７により構成される。 - 特許庁

A loop filter 13 determines the values of filter coefficients α2, ρ2 on the basis of the value of the control sensitivity K_DCO2 so as to obtain previously designed natural frequency ω_n and damping factor ζ.例文帳に追加

ループフィルタ１３は、制御感度Ｋ_DCO２の値に基づいて、予め設計した固有周波数ω_n及びダンピングファクタζとなるように、フィルタ係数α２及びρ２の値を決定する。 - 特許庁

Hereby, the parallel control signal inputted through the parallel input terminal 12 is selected by a control signal selection circuit 14 and imparted to a PLL (phase locked loop) circuit 3, and the oscillation frequency of the VCO 1 which is an inspection object is changed, and the oscillation frequency variable region is confirmed.例文帳に追加

よって、このパラレル入力端子１２を介して入力されるパラレル制御信号が制御信号選択回路１４で選択されて、ＰＬＬ回路３に与えられ、検査対象となるＶＣＯ１の発振周波数が変更されて、発振周波数可変域が確認される。 - 特許庁

The reproduction circuit 50 comprises: a selector 53 making either of the loops to operate selectively; and a voltage generation circuit 54 which makes a control voltage be generated in each loop, and temporarily restores the control voltage during operation of the frequency lock loop to the neutral state before the arrival of an input signal.例文帳に追加

この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。 - 特許庁

The method for extracting the characteristics of the machine includes a step of applying the simple imitation disturbance torque by the motor to the machine and exciting the machine by a gain, a controlling method easy to vibrate a control gain by assembling a position loop, and a step of extracting the frequency having a large amplitude by frequency analyzing the positional deviation.例文帳に追加

位置ループを組み制御ゲインを振動しやすいゲイン、制御方法で機械にモータによる簡単な模擬外乱トルクを与えて加振して、その位置偏差を周波数解析して振幅の大きな周波数を抽出する。 - 特許庁

A phase synchronizing circuit 10 is provided with a synchronizing loop circuit 12 equipped with a phase comparator 14, a voltage control oscillator 18 and a variable frequency-divider 20 for 1/n frequency-dividing and outputting a clock signal f_VCO output by the voltage controlled oscillator 18.例文帳に追加

位相同期回路１０は、位相比較器１４と、電圧制御発振器１８と、電圧制御発振器１８の出力したクロック信号ｆ_ＶＣＯを１／ｎ分周して出力する可変分周器２０とを備えた同期ループ回路１２を有する。 - 特許庁

The PLL circuit has a VCO 4 for outputting an oscillation signal of a frequency according to a control voltage, a phase comparator 2a, and a loop filter 3a for smoothing the output signal of the phase comparator 2a and generating the control voltage.例文帳に追加

ＰＬＬ回路は、制御電圧に応じた周波数の発振信号を出力するＶＣＯ４と、位相比較器２ａと、位相比較器２ａの出力信号を平滑化して前記制御電圧を生成するループフィルタ３ａとを備える。 - 特許庁

A means for changing loop gain is connected between the output of a loop filter 29 and a VCO 33 and it switches the loop gain by a control signal outputted from any one of a microcomputer, a PLL synthesizer IC and a link IC at the time of switching a transmission rate by the microcomputer or setting up the frequency dividing ratio N of a programmable divider, and thus it obtains an optional phase noise characteristics.例文帳に追加

ループフィルタ２９の出力とＶＣＯ３３との間にループゲインを可変にする手段を有し、マイコンによる伝送レートの切換えやプログラマブルデバイダの分周数Ｎの設定時に、マイコン、ＰＬＬシンセサイザＩＣ、およびＬＩＮＫ ＩＣのいずれかから出力される制御信号によってループゲインを切換え、任意のフェーズノイズ特性を得る。 - 特許庁

Resonators 32a and 32b resonating at a specific resonance frequency generated in the inner space due to driving of the speakers 30a and 30b are provided so that a control point is located at a sound pressure loop in a vibration normal mode of the resonance frequency in the inner space, and sound pressure in the sound pressure loop is reduced by resonance of the resonators.例文帳に追加

スピーカ３０ａ、３０ｂの駆動により内部空間に生じる特定の共鳴周波数で共鳴する共鳴器３２ａ、３２ｂが、内部空間における当該共鳴周波数の固有振動姿態の音圧の腹に制御点が位置するように設けられ、共鳴器の共鳴により当該音圧の腹における音圧を低減させる。 - 特許庁

To provide a DPLL (digital phase locked loop) circuit with hold-over function that generates a temperature-controlled reference clock with high precision for free-running frequency control, especially, during holdover regarding a digital synchronous network.例文帳に追加

デジタル同期網に関し、特にホールドオーバ時において自走周波数制御のために温度補正を行った高精度な基準クロックを生成するホールドオーバ機能付きＤＰＬＬ回路を提供する。 - 特許庁

A loop filter section 60 converts an error between the residing data amount and a target value into a correction amount based on the residing data amount and the vector, and generates frequency control information based on the correction amount.例文帳に追加

ループフィルタ部６０は、残存データ量およびベクトルに基づいて、残存データ量と目標値との間の誤差を修正量に変換し、該修正量に基づいて周波数制御情報を生成する。 - 特許庁

A frequency correction circuit for correcting conversion gain characteristics from the input of an antenna 10 to the output of a mixer 30 to a fixed value is provided to the input of a detector 70 inside an AGC control loop.例文帳に追加

アンテナ１０入力からミキサ３０の出力までの変換利得特性を一定の値に補正する周波数補正回路をＡＧＣ制御ループ内の検波器７０の入力に設ける。 - 特許庁

In order to eliminate the band component of a natural vibration, a band rejection filter 14 is installed in a control loop, and an elimination center frequency and rejection rate of the filter are varied according to the position of the carriage.例文帳に追加

固有振動の帯域成分を除去するために、制御ループに帯域除去フィルタ１４が設けられ、このフィルタの除去中心周波数並びに除去率がキャリッジの位置に応じて変化される。 - 特許庁

A feedback loop is branched and input to a variable-frequency down-converter section and a detector, whose detector output is processed by a DSP in a base band circuit and analyzed as a spectrum to automatically control a parameter which can not be compensated by a Digital Pre-Distortion distortion compensating Loop.例文帳に追加

フィードバック・ループを分岐して周波数可変のダウンコンバータ部および検波器に入力し、その検波器出力をベースバンド回路内のＤＳＰにて処理しスペクトラムとして解析することでＤｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ歪み補償Ｌｏｏｐでは補償しきれないパラメータを自動で制御する。 - 特許庁

This channel changeover device 100 is provided with a pilot signal generating circuit 1, a selection output circuit 2, a control circuit 3, a 1/L frequency-divider circuit 4, a phase comparator circuit 5, a loop filter 6, a voltage-oscillation control circuit 7, a 1/M frequency divider circuit 8, a selection clock control circuit 9, and a phase difference detection circuit 10.例文帳に追加

本発明の回線切り替え装置１００は、パイロット信号生成回路１と、選択出力回路２と、制御回路３と、Ｌ分周回路４と、位相比較回路５と、ループフィルタ６と、電圧発振制御回路７と、Ｍ分周回路８と、選択クロック制御回路９と、位相差検出回路１０と、を有して構成される。 - 特許庁

At least among local oscillation signal, intermediate frequency signal, and high-frequency signal in an image rejection mixer circuit 2 is changed with a phase changer 24, according to the transmission power detected by a closed loop transmission power control system 3; and accordingly, the power ratio of image signal to high-frequency signal is changed.例文帳に追加

イメージリジェクションミキサ回路２内での局部発振信号と中間周波数信号と高周波信号の少なくとも一つの位相を、クローズドループ型送信電力制御系３で検波した送信電力に応じて位相可変器２４で可変して、イメージ信号と高周波信号の電力比を変化させる。 - 特許庁

The antenna unit 200 includes: separation means 221, 231 and 232 for separating the superimposed signals into the high frequency signals and the control signals; a switch circuit 242 for switching loop antennas 211 and 212; and a control circuit 250 for controlling the switch circuit 242 based on the control signal separated by the separation means.例文帳に追加

アンテナユニット２００は、該重畳信号を高周波信号及び制御信号に分離する分離手段２２１，２３１，２３２と、ループアンテナ２１１，２１２を切り替えるスイッチ回路２４２と、分離手段により分離された制御信号に基づきスイッチ回路２４２を制御する制御回路２５０とを備えた。 - 特許庁

256 variation time computing data are stored in a ROM in the main control device, and the main control device generates variation time for presentation symbols equivalent to the integral multiple of the reference time by repeating the weighting for reference time generated based on the reference time specifying data of a selected variation time computing datum for several minutes according to the loop frequency specified by the loop frequency data.例文帳に追加

主制御装置のＲＯＭには、２５６個の変動時間演算用データが記憶されており、主制御装置は、選択したいずれかの変動時間演算用データの基準時間指定データにより生成される基準時間分のウェイトを、ループ回数データが示すループ回数に応じた数分繰り返すことで、基準時間を整数倍した時間に相当する演出図柄の変動時間を生成する。 - 特許庁

In a loop filter 102 of a carrier regenerating circuit 100, a time constant is set to be small in accordance with the above variable control of local signal frequency, and setting is so performed that a frequency is pulled in a range of about ±200 Hz.例文帳に追加

また、このようなローカル信号周波数の可変制御に合わせて、搬送波再生回路１００のループフィルタ１０２では、時定数を小さく設定しておくとともに、約±２００Ｈｚの範囲について周波数の引き込みを行うように設定したものである。 - 特許庁

To obtain a PLL circuit, capable of keeping constant a closed loop transfer property by output frequency of the PLL circuit, and controlling a voltage controlled oscillator, even when a control voltage request of the voltage controlled oscillator required for outputting a desired frequency is large.例文帳に追加

ＰＬＬ回路の出力周波数毎の閉ループ伝達特性を一定に保ち、所望の周波数を出力するのに必要な電圧制御発振器の制御電圧要求が大きい場合でも、電圧制御発振器を制御できるＰＬＬ回路を得る。 - 特許庁

A phase synchronization circuit 100 has an output frequency available by multiplying the frequency of reference signal with X, and includes a reference signal source 180, a voltage control oscillator 110, a phase comparator 120, a first charge pump 130, a loop filter 150, a counter 161, a second charge pump 170, and a control circuit 164.例文帳に追加

位相同期回路１００は、基準信号の周波数にＸを乗じて得られる出力周波数を有し、基準信号源１８０と、電圧制御発振器１１０と、位相比較器１２０と、第１チャージポンプ１３０と、ループフィルタ１５０と、カウンタ１６１と、第２チャージポンプ１７０と、制御回路１６４とを備える。 - 特許庁

A frequency and gain change part 24 of an AC/DC conversion part 10 sets a loop gain of the control and a frequency of a PWM signal in a control unit 22 of the AC/DC conversion part 10 to be higher than a normal level in response to the acceleration/deceleration start signal, and returns the level back to the normal level in response to the acceleration/deceleration end signal.例文帳に追加

ＡＣ／ＤＣ変換部１０の周波数・ゲイン変更部２４は加減速開始信号に応答してＡＣ／ＤＣ変換部１０の制御部２２における制御のループゲインおよびＰＷＭ信号の周波数を通常のレベルよりも高く設定し、加減速終了信号を受けて通常のレベルに戻す。 - 特許庁

To provide a high-frequency phase control system which makes an operation stop time as short as possible by speedily restoring a concerned device even if a transmission line and a component outside a high-speed analog phase control loop gets out of order.例文帳に追加

本発明の課題は、高速アナログ位相制御ループ外の伝送線路及び部品が故障した場合でも速やかに当該装置を復旧させ運用停止時間を極力少なくさせる高周波位相制御方式を提供することにある。 - 特許庁

The autonomously oscillating loop unit has an amplifier for adjusting the amplitude of the carrier signals and a switch whose change-over is controlled by the control signal, and further has a switched capacitor that can control a gain of the amplifier with the change-over frequency of the switch.例文帳に追加

前記自律発振ループ部は、前記搬送波信号の振幅調整を行うアンプと、前記制御信号により切替制御されるスイッチを有し、該スイッチの切替周波数により前記アンプの利得を制御可能なスイッチトキャパシタと、を有する。 - 特許庁

A signal detector 26 for detecting the level of an optional frequency component in a specified band, including an output signal from a distortion removing loop 31, upon input of this signal, scans within the specified band under control of a control circuit 6.例文帳に追加

歪み除去ループ３１からの出力信号が入力されその出力信号を含む所定帯域内の任意の周波数成分のレベルを検出可能な信号検出部２６は、制御回路６の制御に従って所定帯域内を走査する。 - 特許庁

Since a transfer belt and a photoconductor drum are driven at a fixed frequency by open loop control when the transfer belt abuts on the photoconductor drum, a control margin is generated against an accidental increase of a load when the transfer belt abuts on the photoconductor drum, and the erroneous stop by the heavy load is prevented.例文帳に追加

転写ベルトと感光ドラムの当接時には固定の周波数で駆動する（開ループ制御）ことで、転写ベルトと感光ドラムの当接時の突発的な負荷増大に対しても制御余裕が生まれ、負荷重でエラー停止することがなくなる。 - 特許庁

In the high frequency oscillator, with which a reference oscillator is connected to a phase frequency detector for frequency control, having the reference oscillator, the phase frequency detector, a charge pump, a ring oscillator and a phase-locked loop circuit provided with a frequency divider, the ring oscillator is made a symmetric delay cell oscillator having two delay cell amplifiers (A1 and A2).例文帳に追加

基準発振器と、位相周波数検出器、チャージポンプ、リング発振器および分周器を備えた位相同期ループ回路とを有し、前記基準発振器は、前記位相周波数検出器に周波数制御のために接続されている形式の高周波発振器において、前記リング発振器を、２つの遅延セル増幅器（Ａ１，Ａ２）を有する対称型の遅延セル発振器にすることで解決される。 - 特許庁

A PLL loop by phase comparison is constituted of a phase comparator 1 for detecting the phase difference between EFM signals 4, for which analog signals read from a disk are digitized and reproducing clock PCK signals 5, a loop filter 2 for filtering-processing the detected phase difference and a control oscillator 3 for controlling the frequency, based on the output of the loop filter 2 and outputting the PCK signals 5.例文帳に追加

ディスクから読みとったアナログ信号をデジタル化したＥＦＭ信号４と再生クロックＰＣＫ信号５との位相差を検出する位相比較器１と、検出された位相差をフィルタリング処理するループフィルタ２と、このループフィルタ２の出力に基づいて周波数を制御されＰＣＫ信号５を出力する制御発振器３とで位相比較によるＰＬＬループが構成される。 - 特許庁

The phase locked loop circuit is provided with a voltage controlled oscillator 12, a reference clock 14, a control 20 that generates a selected signal, and a frequency divider 16 that receives either of two kinds of oscillator signals as an input signal.例文帳に追加

可変周波数発振器１２と、基準信号源１４と、選択信号を発生する制御ブロック２０と、上記二種の発振器信号の一つを入力信号として受ける周波数分割器１６とを備える。 - 特許庁

An operation state determination part 6 determines whether or not a PLL frequency synthesizer is in a desired operation state based on whether or not a control voltage outputted from a loop filter 3 is within a prescribed voltage range.例文帳に追加

動作状態判定部６は、ループフィルタ３から出力される制御電圧が所定の電圧範囲内にあるか否かに基づいて、ＰＬＬ周波数シンセサイザが所望の動作状態であるか否かを判定する。 - 特許庁

This method uses information which is provided by the pulse wheel and detected by a sensor, in the real-time control system of which input has internal and external frequency of the range of a certain loop time.例文帳に追加

一定のループ時間の範囲の内外の周波数を入力が有しているリアルタイム制御システムにおいて、パルスホイールによって提供されかつセンサによって検出された情報を利用するための方法である。 - 特許庁

A reception signal input from an antenna 200 is converted into a signal having a frequency of a wireless LAN and output by using a local oscillation signal generated under the feedback loop control.例文帳に追加

またアンテナ２００より入力される受信信号については、上記フィードバックループ制御によって生成した局部発振信号を用いて、無線ＬＡＮの周波数の信号に変換して出力するようにしたものである。 - 特許庁