「high speed memory circuit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a level conversion circuit in which output voltage can be switched at high speed and power consumption is reduced, and a row decoder of a non-volatile memory using such a level conversion circuit.例文帳に追加

出力電圧を高速で切り換えることができると共に、消費電力の低減を図れるようにしたレベル変換回路及びこのようなレベル変換回路を用いた不揮発性メモリのロウデコーダを提供する。 - 特許庁

To provide a semiconductor integrated circuit device provided with a data read-out circuit which can perform high speed operation in low voltage operation using a current type memory cell.例文帳に追加

電流型のメモリセルを用い、低電圧動作において高速動作可能なデータ読み出し回路を備えた半導体集積回路装置を提供する。 - 特許庁

To provide an error correction circuit, a memory device, and an error correction method which can perform error correction at high-speed and suppress an increase in structure and/or power consumption of the error correction circuit.例文帳に追加

高速な誤り訂正を可能とし、誤り訂正回路の規模や消費電力の増大を抑えることができる誤り訂正回路およびメモリ装置、並びに誤り訂正方法を提供する。 - 特許庁

To provide a read circuit which can perform a stable read operation at high speed without increasing a chip area in a circuit reading information of multi-valued memory cells in time division manner.例文帳に追加

多値型のメモリセルの情報を時分割に読み出す回路において、チップ面積を増大させること無く、高速に安定した読み出し動作が可能な読み出し回路を提供すること目的とする。 - 特許庁

To provide a header conversion circuit for line switching of an ATM switch, that eliminates the need for table setting of stand-by system cells, reduces the circuit scale and the memory capacity, and to provide switching systems at a high-speed.例文帳に追加

予備系セルのテーブル設定を不要とし、回路規模やメモリ量を低減するとともに、系切替えを高速化可能なＡＴＭ交換機の回線切替え用ヘッダ変換回路を提供する。 - 特許庁

By applying various kinds of G-S reverse biases to the low Vt MOST, a high-speed low-voltage CMOS logic circuit or a memory circuit with less leakage current and at 1 V and under can be achieved.例文帳に追加

低ＶｔのＭＯＳＴに各種のＧ−Ｓ逆バイアスを加えることにより、リーク電流の少ない１Ｖ以下の高速低電圧ＣＭＯＳ論理回路、あるいはメモリ回路が実現される。 - 特許庁

When the high-speed operation is requested, high performance is achieved by supplying a clocks signal of the same frequency as that of the reference clock signal supplied to the DLL circuit to the memory module.例文帳に追加

高速動作が要求される場合においては、ＤＬＬ回路に供給するリファレンスクロック信号と同じ周波数のクロック信号をメモリモジュールに供給することで、高いパフォーマンスを達成する。 - 特許庁

To obtain a semiconductor flash memory in which a high speed access property is kept and a re-utilization property of good circuit layout can be achieved between a high reliability block and a normal reliability block.例文帳に追加

高速アクセス性を維持し、かつ高信頼性ブロックと通常信頼性ブロックとの間で良好な回路レイアウトの再利用性が実現できる半導体フラッシュメモリを得ること。 - 特許庁

To provide a semiconductor device with a relief circuit capable of performing a high-speed operation and having high relief efficiency, when a shift saving system is applied to a memory cell array divided into a plurality of unit blocks.例文帳に追加

複数の単位ブロックに分割されたメモリセルアレイにシフト救済方式を適用する場合、高速動作が可能で救済効率が高い救済回路を備えた半導体装置を提供する。 - 特許庁

To provide a sense amplifier circuit where a minute signal voltage of a micro memory cell is easily discriminated, while being suitable for a high- speed and high capacity DRAM.例文帳に追加

微細化されたメモリセルの微小な信号電圧の判別が容易な、高速・大容量ＤＲＡＭへの使用に適したセンスアンプ回路を提供する - 特許庁

In a general operation mode, a clock controlling circuit 8 supplies a clock signal of high frequency allowing access to the memory for display 12 from the CPU 2 and the display controller 10 is operated at a high speed.例文帳に追加

通常の動作モード時には、クロック制御回路８は、ＣＰＵ２から表示用メモリ１２へのアクセスを可能とする高周波数のクロック信号を供給して表示コントローラ１０を高速動作させる。 - 特許庁

With this configuration, the serial connection circuit can consume a high-frequency noise generated or propagating in the VTT power supply pattern due to an operation between the high-speed DRAM and the memory controller 41.例文帳に追加

これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 - 特許庁

The associative memory is provided with a superior function, especially, retrieving the minimum distance at high speed and in parallel, and is small area associative memory formed by CMOS technology, the number of transistors of a retrieval circuit is only proportional to the number of rows of the associative memory linearly.例文帳に追加

本発明の連想メモリは特に最小距離を高速・並列に検索する優れた機能を備え、ＣＭＯＳ技術により形成された小面積連想メモリであって、検索回路のトランジスタ数は、連想メモリの行数に線形に比例するのみである。 - 特許庁

When reproducing a recorded high-speed video image, data recorded in the memory 6 are read out at a speed corresponding to the ordinary speed, and the data are restored by an extension circuit 7 and outputted from the output terminal 10 via the selector 9 as a slow reproduced signal.例文帳に追加

記録した高速映像の再生時には、メモリ６に記録されたデータを通常速度に対応する速度で読み出し、伸張回路７によりデータを復元し、セレクタ９を介して出力端子１０よりスロー再生信号として出力する。 - 特許庁

Furthermore, the moving picture processing unit is provided with a digital effect block 100 driven by a high speed clock signal and a signal from the camera signal processing circuit 3 selected by a switch 5 and a signal from a reproduction system circuit 4 are written in a frame memory 6 through a memory controller 7.例文帳に追加

また高速のクロック信号で駆動されるデジタルエフェクトブロック１００が設けられ、スイッチ５で選択されたカメラ信号処理回路３からの信号と再生系回路４からの信号とがメモリコントローラ７を通じてフレームメモリ６に書き込まれる。 - 特許庁

To provide an optical disk apparatus and its recording modulation circuit which can cope with high speed recording even when sporadic and incidental transfer error occurs during input of data for a recording modulation circuit from a memory in an optical disk apparatus, and margin can be given to the memory process.例文帳に追加

光ディスク装置において、メモリから記録変調回路へのデータ入力時の単発的、偶発的な転送エラー発生の際にも高速記録に対応し、メモリ処理に余裕を持たせることができる光ディスク装置およびその記録変調回路を提供する。 - 特許庁

To enhance the performance capability of an element such as a high performance memory, a capacity element, etc., which is used in the electronic circuit in an electronic device, especially an extremely small-sized high speed operation memory circuit or an integrated circuit operated in a high frequency region and has a combination of a dielectric and a conductive multilayered film as a basic constitution.例文帳に追加

電子機器内の電子回路、特に、超小型の高速動作メモリ回路や高周波領域で動作する集積回路等で用いられる、誘電体と導電多層膜の組み合わせを基本構成とする高性能メモリ・容量素子などにおいて、素子の性能の向上を可能とする導電多層膜を提供する。 - 特許庁

A bias voltage BIAS to be input to the clamp NMOS transistor 102 can be set high and the drain voltage of the memory cell 101 can also be high, and hence a current value of the memory cell 101 becomes larger and the speed of sensing a current of a sense amplifier circuit 104 is improved.例文帳に追加

クランプ用ＮＭＯＳトランジスタ１０２のバイアス電圧ＢＩＡＳが高く設定ででき、メモリセル１０１のドレイン電圧も高くなるので、メモリセル１０１の電流値が多くなり、センスアンプ回路１０４の電流センス速度が向上する。 - 特許庁

To provide a semiconductor device that realizes a signal transmission system whose noise and power consumption alike are small and which is suitable for high speed signal transmission between physically separated blocks or a small sense circuit which is suitable to read memory storage information and is high in speed and highly reliable.例文帳に追加

ノイズ、消費電力ともに小さく、物理的に離れたブロック間の高速信号伝送に適した信号伝送方式、あるいはメモリ記憶情報の読出しに適した高速、高信頼の微少信号センス回路を実現できる半導体装置を提供する。 - 特許庁

For example, when the semiconductor memory chip is active, an active/standby switch control circuit 51 selects the output signal RINGAC (OUT) from a ring oscillator circuit 21 and makes a pump circuit 12 operate at a high-speed.例文帳に追加

たとえば、半導体メモリチップがアクティブ状態の時には、アクティブ−スタンドバイ切り替え制御回路５１により、リングオシレータ回路２１からの出力信号ＲＩＮＧＡＣ（ＯＵＴ）を選択し、ポンプ回路１２を高速動作させる。 - 特許庁

High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.例文帳に追加

テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁

To output data at high speed in a semiconductor integrated circuit outputting data signals read out from a memory cell plural times for one period of a clock signal.例文帳に追加

本発明は、メモリセルから読み出したデータ信号をクロック信号の１周期の間に複数回出力する半導体集積回路に関し、データを高速に出力することを目的とする。 - 特許庁

To perform write operation at high speed in a semiconductor integrated circuit for fetching serial data synchronously with a clock signal and writing these data in a memory cell as parallel data.例文帳に追加

本発明は、クロック信号に同期して直列データを取り込み、並列データとしてメモリセルに書き込む半導体集積回路に関し、書き込み動作を高速に行うことを目的とする。 - 特許庁

A semiconductor memory 1 generates a high speed internal clock by a DLL circuit 16 based on a clock signal inputted from a tester in a test mode.例文帳に追加

半導体記憶装置１は、テストモードにおいて、テスタから入力されるクロック信号をもとにＤＬＬ回路１６によって高速の内部クロックを発生する。 - 特許庁

To provide a data input/output circuit for a semiconductor memory device which outputs clock signals having same timing to all data buffers and can perform high-speed operation.例文帳に追加

全てのデータバッファに同一タイミングのクロック信号を出力し高速動作が可能な半導体メモリ装置のデータ入出力回路を提供すること。 - 特許庁

After key data information is recorded in the high speed memory 10, a microprocessor 4 receives a reset release signal from the reset control circuit 3 and begins software processing.例文帳に追加

マイクロプロセッサ４は高速メモリ１０にキーデータ情報が記録された後、リセットコントロール回路３からのリセット解除信号を受けてソフトウェア処理を開始する。 - 特許庁

To provide a synchronous type semiconductor memory in which an input buffer circuit can be activated only by a required operation cycle without deteriorating high speed responsiveness of an input buffer, and reduction of the current consumption can be realized.例文帳に追加

入力バッファの高速応答性を損なうことなく必要な動作サイクルでのみ入力バッファ回路を活性化させ、低消費電流化をも実現することができる同期型半導体記憶装置を提供すること。 - 特許庁

To provide a clock generating device and semiconductor integrated circuit device capable of effectively reducing an EMI (electromagnetic emission interference) by using a spread spectrum clock signal even in the case of using a high-speed operation memory.例文帳に追加

高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。 - 特許庁

To provide a display device and a computer program, which achieve reduction in variance in luminance value of a light-emitting tube array without requiring a huge memory and a high-speed arithmetic circuit.例文帳に追加

膨大なメモリ及び高速の演算回路を必要とすることなく、発光管アレイの輝度値のバラツキを低減することが可能な表示装置及びコンピュータプログラムを提供する。 - 特許庁

To provide a semiconductor memory which can operate a current mirror type sense amplifier circuit at high speed and in which low power consumption can be realized.例文帳に追加

カレントミラー型センスアンプ回路を高速に動作させることができ，低消費電力であることが可能になる半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a synchronous semiconductor memory device provided with an NOEMI type output buffer circuit in which load capacity of output terminals is suppressed and enabling high speed data transfer.例文帳に追加

出力端子の負荷容量が抑制されたＮＯＥＭＩ型の出力バッファ回路を備え、高速なデータ転送を可能とする同期型半導体記憶装置を提供する。 - 特許庁

To achieve high-speed data access in a semiconductor memory device of a system for correcting data by using an ECC circuit.例文帳に追加

本発明は、ＥＣＣ回路を用いてデータ訂正を行う方式の半導体メモリ装置において、データアクセスを高速化できるようにすることを最も主要な特徴としている。 - 特許庁

To promote high speed operation by optimizing an ion injection angle in the case of forming a pocket region in a logic part concerning a semiconductor integrated circuit device having a memory part and the logic part on the same wafer.例文帳に追加

同一半導体基板上にメモリ部とロジック部とを有する半導体集積回路装置において、ロジック部にポケット領域を形成する際のイオン注入角度を最適化することによって、高速動作を推進する。 - 特許庁

To provide a semiconductor memory and a sense amplifier control circuit therefor which has a sufficient supply capability of electric power, can realize a high sensing speed, and can deal with making the device minute.例文帳に追加

十分な電力供給能力を有し、速いセンシング速度を実現することができる、セル面積の微細化に対応可能な半導体メモリ装置及びそのセンスアンプ制御回路を提供すること。 - 特許庁

To transfer data at high speed between an encoding/decoding means 16 (or a modem 17) and a memory 5 without complicating a circuit configuration and without lowering the throughput of a CPU 1.例文帳に追加

回路構成を複雑化することなく、符号／復号化手段１６（又はモデム１７）とメモリ５との間のデータ転送をＣＰＵ１の処理能力を低下させることなく高速に行う。 - 特許庁

To provide a semiconductor memory device and a data transmission system that operate in synchronization with a high speed system clock even though a synchronizing circuit such as DLL or PLL is not used.例文帳に追加

ＤＬＬやＰＬＬなどの同期回路を用いなくとも高速なシステムクロックに同期して動作する半導体記憶装置及びデータ伝送システムを提供する。 - 特許庁

In this digital camera 1, a plurality of images picked up at a high speed by an imaging device 4 configured of a single board sensor which supplies one color signal to one pixel are stored in a frame memory 22 of a signal processing circuit 7.例文帳に追加

デジタルカメラ１において、１画素につき１個の色信号を供給する単板センサで構成される撮像素子４により高速撮像された複数枚の画像は、信号処理回路７のフレームメモリ２２に記憶される。 - 特許庁

To provide a semiconductor integrated circuit, which reads out various data stored in a semiconductor memory at a high speed, and to provide a cartridge for a game which is provided with that.例文帳に追加

半導体メモリに格納された種々のデータを高速に読み出すことのできる半導体集積回路、および、これを備えたゲーム用カートリッジを提供する。 - 特許庁

To provide a semiconductor integrated circuit in which size of a device for preserving relief information is suppressed, and which is advantageous for high speed by making wiring between memory-macros easy.例文帳に追加

救済情報保存用デバイスのサイズを抑え、メモリマクロ間の配線を容易にした上で、高速化に有利な半導体集積回路を提供する。 - 特許庁

To provide a down-sized and inexpensive scramble circuit by which sufficient generality for performing a test of a semiconductor memory is obtained, and which is capable of high speed operation.例文帳に追加

半導体メモリの試験を行う分には十分な汎用性が得られ、回路規模が小さく、高速動作可能で、且つ、低コストに製造することのできるスクランブル回路を提供することにある。 - 特許庁

The semiconductor memory includes a high-speed startup circuit as well as a reference amplifier which generates a reference voltage according to an enable signal and supplies the reference voltage to a sense amplifier through a reference voltage supply line.例文帳に追加

イネーブル信号に応じて、リファレンス電圧を生成し、リファレンス電圧供給ラインを介してセンスアンプに供給するリファレンスアンプと共に、高速立上回路を備える。 - 特許庁

To reduce the number of processes of a memory integrated circuit on which logics are mixedly loaded and the like incorporated in plural DRAM macro-cells DRAM0-DRAM7 without increasing the manufacturing cost and obstructing its high speed operation and to improve the accuracy of test.例文帳に追加

そのコスト上昇を招くことなく、しかもその高速動作を阻害することなく、複数のＤＲＡＭマクロセルＤＲＡＭ０〜ＤＲＡＭ７を搭載する論理混載メモリ集積回路等の試験工数を削減し、その試験精度を高める。 - 特許庁

To make a memory control circuit correctly operate as a system even when substrate manufacturing conditions or component precision to be used for mounting is deteriorated by increasing durability to any data error to be generated when performing high speed burst access.例文帳に追加

高速バーストアクセス時に発生するデータエラーに対する耐性を高め、基板製造条件や実装に用いる部品精度を落としてもシステムとして正しく動作するようにする。 - 特許庁

The system includes a streaming data cache memory 30, a bus 12, and an interface circuit 20 coupled to the bus 12 and to an external source of information, for example, a high-speed communication link.例文帳に追加

このシステムは、ストリーミングデータキャッシュメモリ３０と、バス１２と、バス１２に結合されたプロセッサと、バス１２および情報外部ソース、例えば高速通信リンクに結合されたインタフェース回路２０とを備えている。 - 特許庁

To provide a semiconductor memory inspection apparatus in which a test can be performed with the minimum specification value of an address cycle by preventing existence of an useless setting period in a test cycle without using a high speed control means by inexpensive and simple circuit constitution.例文帳に追加

安価で簡単な回路構成により、高速な制御手段を用いずに、テストサイクル内に不要な設定期間の存在をなくし、アドレスサイクルの最小仕様値で試験可能な半導体メモリ検査装置を提供する。 - 特許庁