「high-logic」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a flow rate measurement device which discriminates an appliance by a correlation coefficient between an instantaneous flow rate output from a flow rate measurement means and a registered flow rate, determines the variation, and substitutes a numerical value for a flow rate pattern, and which has thereby high versatility of discrimination logic and can discriminate and cope with any appliance.例文帳に追加

流量計測手段から出力される瞬時流量と登録流量の相関係数により器具を判別するものであり、の変化を判定するものであり、流量パターンを数値に置き換えてしますので、判別のロジックに汎用性が高くどのような器具に対しても器具の判別対応が可能となる流量計測装置である。 - 特許庁

A CMOS array and a digital logic are produced in the same integrated circuit by using the same processing technology, and a relatively inexpensive high-speed circuit 34 is used to digitally filter a pixel data stream, and a pixel whose value is on the outside of a range prescribed by adjacent pixels and deviations from adjacent pixels are larger than a threshold (t) is discriminated.例文帳に追加

ＣＭＯＳアレーとディジタル論理とを同じ処理テクノロジを使用して同じ集積回路に製造し、比較的安価で高速の回路（３４）を用いて、画素データストリームをディジタル的にフィルタリングし、値が隣接する画素（５０，５４）によって規定される範囲外にあり、隣接する画素からのずれが閾値（ｔ）より大きい画素（５２）を識別する。 - 特許庁

On the other hand, with respect to the memory cell 10 to be a data writing object of a second logic level, a high-voltage source voltage is applied to a source region thereof and a write inhibition voltage higher than a power-supply voltage VDD is applied to a drain region thereof so that the write current is prevented from flowing into the memory cell 10.例文帳に追加

一方、第２論理レベルのデータ書き込み対象となるメモリセル１０に対しては、ソース領域に高電圧のソース電圧を印加すると共に、ドレイン領域には電源電圧ＶＤＤよりも高い書込禁止電圧を印加することによりこのメモリセル１０内に書込電流が流れ込むのを禁止する。 - 特許庁

A CPU waits for a predetermined time (e.g. 5. 6 ms) while writing to a flash EEPROM 2 is performed by a control logic 61 (a page load), during which time it controls a CR clock dividing circuit 72 and shifts an operation clock from a high speed operation clock to a low speed operation clock of a lower frequency.例文帳に追加

ＣＰＵ３はコントロールロジック６１によってフラッシュＥＥＰＲＯＭ２への書込みが行われている間（ページロード）の所定時間（例えば５．６ｍｓ）の間ウェイトし、このウェイトの間ＣＲクロック分周回路７２を制御して動作クロックをそれまでの高速動作クロックからそれより周波数の低い低速動作クロックに切り換える。 - 特許庁

In the sensor control circuit, a waveform shaping part for shaping a loop oscillation signal into a pulse waveform and generating the clock signal (CLK) is loaded between a sensor driving part and a logic part, without loading the exclusive OSC (oscillation circuit) for generating the clock signal, and a boosting part for supplying a high-voltage power source (VPPH) for EEPROM rewriting is added.例文帳に追加

センサ制御回路において、クロック信号を生成するための専用のＯＳＣ（発振回路）部を搭載せず、センサ駆動部とロジック部の間に、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成する波形整形部を搭載し、更に、ＥＥＰＲＯＭ書き換え用の高圧電源（ＶＰＰＨ）供給のために昇圧部が追加されている。 - 特許庁

The comparator comprises an offset setting portion 1 for determining an offset voltage Voffset, an offset subtracting portion 4 for subtracting the offset voltage Voffset from a non-inverse input voltage Vinp, and a comparison portion 5 for changing an output logic COMP_OUT, according to the high and low between an output voltage (Vinp-Voffset) of the offset subtraction portion 4 and an inverse input potential Vinn.例文帳に追加

本発明に係るコンパレータは、オフセット電圧Ｖｏｆｆｓｅｔを定めるオフセット設定部１と、非反転入力電圧Ｖｉｎｐからオフセット電圧Ｖｏｆｆｓｅｔを減じるオフセット減算部４と、オフセット減算部４の出力電圧（Ｖｉｎｐ−Ｖｏｆｆｓｅｔ）と反転入力電圧Ｖｉｎｎとの高低に応じて出力論理ＣＯＭＰ＿ＯＵＴを変遷する比較部５とを有して成る構成とされている。 - 特許庁

Power supply voltage stabilization determination circuit groups 105 to 107, at clock control timing that a clock control circuit 603 changes a system clock 618 into a high speed operation state from a low speed operation state, detects transition from a state in which a power supply voltage supplied to a CPU 604 and a peripheral logic 608 varies to a state in which the voltage is stabilized.例文帳に追加

電源電圧安定化判定回路群１０５〜１０７は、クロック制御回路６０３がシステムクロック６１８を低速動作状態から高速動作状態に変更するクロック制御タイミングにおいて、ＣＰＵ６０４や周辺ロジック６０８に供給される電源電圧が変動する状態から安定する状態への遷移を検出する。 - 特許庁

The communication facility having optical fiber high definition digital audio-video data interface(HDMI/DVI/UDI) is disclosed, in which optical fiber is utilized as the physical connection for the logical channels of the communication facility, and is used to carry images, voices and auxiliary data of the logic channels.例文帳に追加

光ファイバー方式の高画質デジタル映像・音声資料インターフェース（ＨＤＭＩ／ＤＶＩ／ＵＤＩ）を有する通信設備であり、光ファイバーを利用して通信設備のロジックチャンネル（ｌｏｇｉｃａｌ ｃｈａｎｎｅｌ）の実際接続回線とし、ロジックチャンネルの映像、音声及び補助資料等の伝送に使用される。 - 特許庁

A coil 300 for providing current in two directions is provided in a high frequency part 22 of a tag 20, its output is supplied to an AC-DC conversion circuit 400 in which first and second booster circuits 402, 404 of Cockcroft-Walton systems are balanced line connected, ripples of each induced voltage are canceled, and efficient DC output is supplied to a logic circuit 26 which generates an identification code.例文帳に追加

タグ２０の高周波部２２に２方向に電流を得るコイル３００を備え、その出力をコッククロフトーウォルトン方式の第１および第２の昇圧回路４０２，４０４を平衡接続したAC-DC変換回路４００に供給して、それぞれの誘起電圧のリップルを打ち消して、効率のよいDC出力を、識別コードを生成する論理回路２６に供給する。 - 特許庁

In a matrix part 102 of an encoder matrix circuit, dynamic operation lines 8 to 10 are charged from a power supply line to be a high level in a reset period, and binary code signals D0 to D2 are outputted by being potential to be decided according to whether discharge operation lines 11 to 13 are discharged on the basis of logic of switch control signals 22 to 28 in a code output period.例文帳に追加

エンコーダマトリックス回路のマトリックス部１０２では、ダイナミック動作ライン８〜１０が、リセット期間に、電源ラインから充電されてハイレベルになり、コード出力期間に、スイッチ制御信号２２〜２８の論理に基づいてディスチャージ動作ライン１１〜１３に放電するか否かで決定される電位になることで、バイナリーコード信号Ｄ０〜Ｄ２を出力する。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

To extinguish a minute void (or a logic void) where formation cannot be easily obstructed after events even if the silk screen of resin for sealing or the like is carried out under vacuum atmosphere, and at the same time to positively achieve underfill even in the resin for sealing with high viscosity for the underfill of a flip chip package.例文帳に追加

フリップチップ実装体のアンダーフィルに関し、真空雰囲気下で封止用樹脂の孔版印刷等を行っても形成阻止が困難な微小ボイド（又は理論ボイド）を事後的に消滅し得るようにすると共に高粘性の封止用樹脂であっても良好にアンダーフィルすることができるようにする。 - 特許庁

As a logic connection between an SGSN 12 of a CN 10 and a radio control device 22, a connection 121 for a PS (packet exchange processing) function for an existent packet communication service and a connection 122 for an MBMS service which is a novel high speed data communication are independently and separately arranged.例文帳に追加

ＣＮ１０のＳＧＳＮ１２と無線制御装置２２との間における論理コネクションとして、既存のパケット通信サービスのためのＰＳ（パケット交換処理）機能用コネクション１２１と、新たな高速データ通信であるＭＢＭＳサービスのためのコネクション１２２とを独立に分離して設ける構成とする。 - 特許庁

At this time, the interface device 41 is composed of a PLD whose logic circuit is rewritable, so the switching timing of a pulse signal controlling the RF module 1 can be adjusted with high resolution and signal lines for serial signals can be changed to widen the application range of the RF module 1.例文帳に追加

このとき、インターフェース装置４１はその論理回路が書換え可能なＰＬＤによって構成したから、ＲＦモジュール１を制御するパルス信号の切換タイミングを高分解能で調整できると共に、シリアル信号の信号線を変更することができ、ＲＦモジュール１の適用範囲を広げることができる。 - 特許庁

In this circuit model for logic simulation equipped with a functional block in a high order hierarchy having a function for instantiating a functional block and the signal line of the function, the signal line is characterized to be referred to through an external path from another functional bock based on the instantiation.例文帳に追加

機能ブロックをインスタンシエートした機能と前記機能の信号線とを具備する上位の階層の機能ブロックを備える論理シミュレーション用回路モデルにおいて、前記信号線は、前記インスタンシエートに基づき、他の前記機能ブロックから外部パス参照されることを特徴とする論理シミュレーション用回路モデル。 - 特許庁

To provide a process for spin-on deposition of a silicon dioxide-containing film under oxidative conditions for gap-filling in high aspect ratio features for shallow trench isolation used in memory and logic circuit-containing semiconductor substrates such as silicon wafers having one or more integrated circuit structures contained thereon.例文帳に追加

記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device having a test function capable of testing process operations by use of a various-purpose logic tester when testing the semiconductor integrated circuit device in a semiconductor integrated circuit device for processing a data signal while inputting a data signal in response to a high-speed clock.例文帳に追加

本発明は、高速のクロックに対応したデータ信号が入力されるとともに該データ信号を処理する半導体集積回路装置において、該半導体集積回路装置をテストする際に汎用のロジックテスタを使用してその処理動作のテストを行うことが可能なテスト機能を有する半導体集積回路装置を提供することを目的とする。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

To provide such a transistor structure that can make a nonvolatile memory semiconductor device, having a flash memory section in which a memory transistor and a select transistor are formed and a logic section, in which a peripheral circuit transistor is formed on the same substrate to operate at high speed by suppressing the gate depletion, particularly in, the select transistor without making the processes complicated.例文帳に追加

メモリトランジスタとセレクトトランジスタとが形成されたフラッシュメモリ部と周辺回路トランジスタが形成されたロジック部とを同一基板上に有する不揮発性メモリ半導体装置において、工程を煩雑化することなく、特にセレクトトランジスタにおけるゲート空乏化を抑制し、高速動作可能なトランジスタ構造を提供する。 - 特許庁

The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.例文帳に追加

高速ロジック回路２は、パラレル／シリアル変換回路３と、外部回路とパラレル／シリアル変換回路３との間のインターフェースとなる第１のパラレルインターフェース４と、サンプリングクロック生成回路７と、シリアル／パラレル変換回路５と、シリアル／パラレル変換回路５と外部回路との間のインターフェースとなる第２のパラレルインターフェース６を含む。 - 特許庁

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation.例文帳に追加

この発明は、マルチサイクルパスを高い確度で自動検出してマルチサイクルパス指定に供させることにより、論理合成やレイアウト処理に要する時間を短縮させるようにしたマルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラムを提供することを目的としている。 - 特許庁

The protecting circuit that protects the photoelectric cathode of an image intensifier from being overdriven during operation has a high voltage supply that supplies a photoelectric cathode potential to the photoelectric cathode, a measuring circuit that measures current supplied to the photoelectric cathode, and a logic circuit that interrupts the photoelectric cathode potential fed to the photoelectric cathode when the measured current shows the photoelectric cathode is overdriven.例文帳に追加

動作中にオーバードライブされることからイメージインテンシファイアの光電陰極を保護する保護回路は、光電陰極に光電陰極電位差を供給する高電圧電源と、光電陰極に供給される電流を測定する測定回路と、光電陰極がオーバードライブされていることを測定された電流が示すとき光電陰極に供給される光電陰極電位差を中断する論理回路とを有する。 - 特許庁