「high-logic」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To turn on and off a power source at a high speed by providing a gate which can unequivocally determine the level of each node of a multi-input logic circuit, and thus surely reducing a through current and reducing a leak current.例文帳に追加

多入力の論理回路の各ノードのレベルを一義的に決定することが可能なゲートを設けることにより、貫通電流の低減を確実にし、かつ、漏洩電流を低減して高速の電源オンオフを可能にする。 - 特許庁

To provide a method for performing failure prediction on the basis of logic of a failure prediction system which can perform simulation including a control system and has little set items and high versatility.例文帳に追加

制御系を含めたシミュレーションが可能であって、設定項目が少なく、汎用性の高い故障予測システムのロジックに基づいて故障予測を行う。 - 特許庁

By applying various kinds of G-S reverse biases to the low Vt MOST, a high-speed low-voltage CMOS logic circuit or a memory circuit with less leakage current and at 1 V and under can be achieved.例文帳に追加

低ＶｔのＭＯＳＴに各種のＧ−Ｓ逆バイアスを加えることにより、リーク電流の少ない１Ｖ以下の高速低電圧ＣＭＯＳ論理回路、あるいはメモリ回路が実現される。 - 特許庁

To provide sampling which entails high time resolution stably well enough to permit developing control algorithm for a programmable logic controller for which the results of monitoring are used.例文帳に追加

高い時間分解能を伴ったサンプリングを、監視の結果を使用するＰＬＣのコントロール・アルゴリズムの開発が可能になる充分に安定した形で得られるようにすること。 - 特許庁

A frequency of a ringing tone generator is controlled by a programmable call frequency logic 20, and a high-frequency ringing tone control circuit 70 is on-off-controlled according to a call operation.例文帳に追加

プログラム可能な呼出周波数論理２０で呼出音発生器の周波数を制御し、高周波呼出音制御回路７０を呼出動作に合わせてオンオフ制御する。 - 特許庁

In a method for controlling actuation of a fuel cell system, each stop command 78 of the system is provided to a determination logic circuit 76 for determining whether the command is standard stop command 82 or a high speed stop command 80.例文帳に追加

燃料電池システムの作動を制御する方法において、該システムの各停止コマンドは、該コマンドが標準停止コマンドであるか高速停止コマンドであるべきか否かを決定する判断論理回路に与えられる。 - 特許庁

A multilayer input-output device, equipped with a display of low electric power and high resolution suitable for processing like paper, includes a first display layer, a second display layer, an input layer, and a control logic section.例文帳に追加

紙のような処理に適した低電力高解像度のディスプレイを備えたマルチレイヤ入出力装置は、第１表示層、第２表示層、入力層及び制御論理部を含む。 - 特許庁

To provide a method for transmitting high speed serial signals, a modulator, a demodulator which do not depend on an input data pattern to avoid continuation of the same logic signal in order to prevent Inter Symbol Interference.例文帳に追加

Inter Symbol Interferenceを防止するために、入力データパターンに依存せず、同じ論理信号が続かないようにする高速シリアル信号の伝送方法および変調、復調器を提供する。 - 特許庁

At a logic part A2 and an I/O part A3, a high dielectric-constant film 7 on a diffusion area 12b of the MIS transistor is removed and a silicide layer 14 with low resistance is formed on its surface.例文帳に追加

論理部Ａ２およびＩ／Ｏ部Ａ３では、ＭＩＳトランジスタの拡散領域１２ｂ上の高誘電率絶縁膜７を除去して、その表面に低抵抗のシリサイド層１４を形成する。 - 特許庁

A selection switch 4 for short-circuiting an unused high order address signal of a ROM 1 to fixed logic '1', '0' is provided by using the ROM 1 having capacity being larger than address space used by a processor by twice or more.例文帳に追加

プロセッサが使用するアドレス空間より２倍以上大きい容量を持つＲＯＭ１を使用し、ＲＯＭ１の未使用上位アドレス信号を、”１”、”０”固定論理にショートするための選択スイッチ４を付ける。 - 特許庁

To provide a memory circuit or the like in which various logic functions can be achieved with simple constitution and small area, and high speed operation can be performed, when a plurality of large scale look-up-tables are constituted in the memory circuit.例文帳に追加

複数の大規模なルックアップテーブルをメモリ回路に構成する場合、簡単な構成かつ小面積で多様な論理関数を実現でき、高速動作が可能なメモリ回路等を提供する。 - 特許庁

When the switches SW1 to SW3 are simultaneously selected to be turned on, the logic becomes "low", "low" and "high" states and boot start from a memory card 101 is executed.例文帳に追加

スイッチＳＷ１〜ＳＷ３が同時にオン状態に選択されると論理が反転し、「Ｌｏｗ」、「Ｌｏｗ」、「Ｈｉ」となり、メモリカード１０１からのブート起動となる。 - 特許庁

Transistors NTR2 and PTR2 included in the logic circuit block for drivers LB is formed in a region outside of the region of the primary conductive well NWLH for the high-speed I/F circuit block HB.例文帳に追加

ドライバ用ロジック回路ブロックＬＢが含むトランジスタＮＴＲ２、ＰＴＲ２は、高速Ｉ／Ｆ回路ブロックＨＢ用の第１導電型ウェルＮＷＬＨの領域以外の領域に形成される。 - 特許庁

To provide electronic equipment capable of surely stopping the runaway of load with inexpensive circuit constitution even if communication abnormality occurs, and equipped with a relay substrate which is general-purpose and has high degree of freedom regardless of driving logic.例文帳に追加

通信異常が発生しても、安価な回路構成で負荷の暴走を確実に停止でき、また、駆動論理に関わらず汎用的で自由度の高い中継基板を備えた電子機器を提供する。 - 特許庁

To provide a logic circuit that can compute a plurality of cycles of shift operations in parallel and at high speed while allowing the setting of a desired configuration of a linear feedback shift register.例文帳に追加

線形帰還シフトレジスタにおいて所望の構成を設定可能でありながらシフト演算の複数回分を並列且つ高速に計算可能な論理回路を提供する。 - 特許庁

To provide a semiconductor device and the manufacturing method of the same, capable of contriving the miniaturization of a contact hole in a logic section and provided with an e-DRAM at high density.例文帳に追加

ロジック部のコンタクホールの微細化が図れ、より高密度化されたｅ−ＤＲＡＭを有する半導体装置及びその製造方法を提供する。 - 特許庁

The initialization setting is carried out in a state wherein the voltage of the virtual reference voltage line V-VSL does not fall sufficiently and is still high, so the amplitude of a signal in the logic circuit block CB1 at the time of the initialization is small.例文帳に追加

仮想基準電圧線Ｖ−ＶＳＬの電圧が十分下がりきっていない高い状態のまま初期設定が行われるため、初期設定時における論理回路ブロックＣＢ１内の信号の振幅は小さい。 - 特許庁

The memory types are decided at high speed by a partial adder 108 that calculates only a part of bits and decision logic 110 by noticing that only a part of addresses generated by addition is used in memory type decision.例文帳に追加

メモリ種別判定が加算で生成されたアドレスの一部のみを利用することに注目し、一部のビットだけを計算する部分加算器１０８と、判定論理１１０で高速にメモリ種別を判定する。 - 特許庁

Consequently, the need to certify high-order logic regarding a normal branch instruction address check is reduced, so the use of only effective addresses for following pipeline operation is guaranteed.例文帳に追加

これによって、通常分岐命令アドレスチェックに関連する上位論理証明の必要が減殺されるので、有効アドレスのみが、後続パイプライン操作において使用されることが保証される。 - 特許庁

The basic recognizing part 421 is constituted of a normal logic circuit, and the variation recognizing part 422 is constituted of one memory type lookup tables 4221 and 4222 with a high speed SRAM.例文帳に追加

基本認識部４２１は通常の論理回路により構成し，バリエーション認識部４２２は高速ＳＲＡＭによる１メモリ方式のルックアップテーブル４２２１，４２２２で構成した。 - 特許庁

To provide a semiconductor integrated circuit device capable of high-accuracy measurement of electrical characteristics of an analog part provided in a semiconductor integrated circuit device for short time, without having to depend on the tester ability of a logic tester, and the like.例文帳に追加

ロジックテスタなどのテスタ能力に依存することなく、半導体集積回路装置に設けられたアナログ部の電気的特性の測定を高精度に、短時間で実現する。 - 特許庁

To detect the halt or level abnormality of a clock signal inputted to a logic circuit during either of the high-level period and low-level period of the clock signal, and to reset a digital signal conditioning block when abnormal conditions are encountered.例文帳に追加

ロジック回路に入力のクロック信号がＨｉ及びＬｏ期間のどちらでもその停止やレベルの異常を検出し、異常時にはデジタル信号処理ブロックをリセットする。 - 特許庁

To provide an offset cancel circuit that can adjust an offset with a high resolution without increasing the number of resistors and switches, a large scale of logic circuits, and a long offset adjustment time or the like.例文帳に追加

抵抗やスイッチの大幅な増加、論理回路の大規模化、オフセット調整時間の長時間化など招くことがなく、高分解能なオフセット調整ができるオフセットキャンセル回路の提供 - 特許庁

To relax a trade-off relation between a high-speed operation and a wide operating frequency range of an apparatus, in a frequency divider utilizing a current logic type flip-flop circuit.例文帳に追加

電流論理型のフリップフロップ回路を利用した周波数分周器において、装置において、高速動作と広い動作周波数範囲のトレードオフ関係を緩和する。 - 特許庁

In a driving circuit HVIC of a switching element Q5, a logic circuit U15 outputs a control signal for switching the switching element Q5 on a high potential-side to ON/OFF in accordance with an internal state.例文帳に追加

スイッチング素子Ｑ５の駆動回路ＨＶＩＣにおいて、論理回路Ｕ１５は、内部状態に応じて高電位側のスイッチング素子Ｑ５をオン／オフに切替えるための制御信号を出力する。 - 特許庁

To provide a memory device which can relieve the defective sections in other memory chips with simple and high-speed control logic circuits, and make the memory chips small.例文帳に追加

より簡単でかつ高速な制御ロジックで、他のメモリチップの欠陥部分を救済することができ、かつメモリチップのサイズを小さすることができるメモリ装置を提供する。 - 特許庁

To provide a load control device of a thermal power plant capable of realizing high responsiveness similar to two freedom control almost without changing an existing control logic and without identifying a response characteristic of a controlling object.例文帳に追加

既存の制御ロジックをほとんど変更することなく、かつ制御対象の応答特性を同定することなく、２自由度制御に近い高い応答性を実現することができる火力発電プラントの負荷制御装置を提供する。 - 特許庁

A logic value equivalent to a high or a low is written in the reference memory element 50 and the amount of a current which can be made to flow by the element 50 is detected by a current detecting circuit 20.例文帳に追加

参照メモリ素子５０にはハイまたはロウに相当する論理値を書き込み、参照メモリ素子５０が流せる電流量は検流回路２０により検知する。 - 特許庁

A pulse signal having a differential waveform equivalent to a rising characteristic of a high-frequency component is generated based on a logic product of a rectangular wave by a differential circuit 11 of a signal generation part 10, and inputted into an MI element 5.例文帳に追加

信号発生部１０の微分回路１１で矩形波の論理積に基づいて高周波成分の立ち上がり特性に相当する微分波形であるパルス信号を生成し、ＭＩ素子５に入力する。 - 特許庁

To provide a means of inspecting function of logic circuit with a high detection capability at low cost by reducing the necessary amount of a pattern memory without reducing the number of step of a test pattern.例文帳に追加

テストパターンのステップ数を減少させずにパターンメモリの必要量を減らし、低コストで検出力の高い論理回路の機能検査手段を提供すること。 - 特許庁

When the computed signal is "High", the microcomputer-logic circuit section 2 and the memory section 3 goes into an inactive state, and a system-reset command is emitted by the controller 4.例文帳に追加

この演算した信号が“Ｈｉｇｈ”の場合、マイコン・論理回路部２及びメモリ部３は非活性状態となり、且つ制御部４からシステムリセット指令が発せられる。 - 特許庁

To deny evolution (as defined here) is on the same level of logic as to deny the fact that if someone jumps off the balcony of a high rise apartment and carries no special apparatus, she will fall towards the ground. 例文帳に追加

進化を否定するっていうのは(ここで明かにしたように)、そびえたつアパートのバルコニーからなにも特別な装置をつけずに飛び降りたら、地面のほうへ落ちていくって事実を否定するのと同じような論理レベルなんだ。 - Ian Johnston『進化の手短かな証明』

The device 160 includes a plurality of processor elements 131-134; a task routing logic 130; and a turbo mode logic 140 which controls the processor elements and operates at least one active processor element with a further high frequency when at least one other processor element is idle.例文帳に追加

装置１６０は、複数のプロセッサ要素１３１−１３４とタスクルーティングロジック１３０とプロセッサ要素を制御して、少なくとも１つのアクティブプロセッサ要素を、少なくとも１つの他のプロセッサ要素がアイドルである場合に、より高い周波数で動作させるターボモードロジック１４０を含む。 - 特許庁

To provide a semiconductor device comprising both regions of a logic power circuit region and a power circuit region on the same semiconductor substrate in which an increase in power consumption in the power circuit region can be inhibited while a high integration is maintained in the logic circuit region, and to provide a manufacturing method therefor.例文帳に追加

ロジック回路領域及びパワー回路領域の両領域を同一の半導体基板に有する半導体装置に対し、ロジック回路領域における高い集積度を維持しながらも、パワー回路領域における消費電力の増大を抑制することのできる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a latch circuit which has a clear function of clearing an output signal and is capable of high-speed operation, a flip-flop circuit with the same and logic circuit regarding the latch circuit comprising the clear function capable of clearing the output signal, without depending on an external signal inputted from the outside, the flip-flop circuit with the same and the logic circuit.例文帳に追加

本発明は、外部から入力する外部信号に依存されずに出力信号をクリアできるクリア機能を備えたラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路に関し、出力信号をクリアするクリア機能を備え、高速動作が可能なラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路を提供することを目的とする。 - 特許庁

The conversion circuit converts the ECL level signal into a signal of the logic level adapting to the CMOS logic circuit with passing the ECL level signal through a current switch circuit 1, an emitter follower circuit 2 and a gate grounding PMOS amplifying circuit 3 to perform a level conversion at high speed by connecting a capacitor C1 between a source and a drain of a PMOS transistor MP1 in the circuit 3.例文帳に追加

論理レベル変換回路は、ＥＣＬレベル信号をカレントスイッチ回路１、エミッタフォロワ回路２、及びゲート接地ＰＭＯＳ増幅回路３を通すことによって、ＣＭＯＳ論理回路に適合する論理レベルの信号に変換するものであり、ゲート接地ＰＭＯＳ増幅回路３内のＰＭＯＳトランジスタＭＰ１のソース−ドレイン間にキャパシタＣ１を接続することにより、高速なレベル変換を行う。 - 特許庁

If the one bit line BLXn is at a high level and the other bit line BLZn is at a low level when data is read out, power source potential VSS of a relatively low potential level is applied to the other data bus DBZ through transistors 48, 47 and 43, the logic of the other data bus DBZ becomes zero and the logic of the one data bus DBX becomes 1.例文帳に追加

データ読出時に、一方のビット線ＢＬＸｎがハイレベルで、他方のビット線ＢＬＺｎがローレベルであれば、トランジスタ４８，４７，４３を介して、他方のデータバスＤＢＺに相対的に電位レベルの低い電源電位ＶＳＳが印加され、他方のデータバスＤＢＺの論理がゼロとなり、一方のデータバスＤＢＸの論理が１となる。 - 特許庁

The drive voltage output part 10 outputs a drive voltage specified by first display data, second display data and the drive waveform information to the output terminal when the identification information from the drive waveform information output part is a first logic, and sets the output terminal to a high impedance state when the identification information is a second logic.例文帳に追加

前記駆動電圧出力部１０は、第１の表示データ、第２の表示データ及び前記駆動波形情報によって特定される駆動電圧を、前記駆動波形情報出力部からの前記識別情報が第１の論理である時に前記出力端子に出力し、前記識別情報が第２の論理である時に前記出力端子をハイインピーダンス状態に設定する。 - 特許庁

To solve the problem wherein, when pulse density demodulation is executed by calculating an OR of an FM modulation signal and a delay signal of an in-phase FM modulation pulse signal, a high-speed device is required for a logic calculation circuit in order to use a detection pulse having a narrow pulse width in the logic calculation circuit, and the detection pulse depends on a frequency.例文帳に追加

ＦＭ変調パルス信号及び同相のＦＭ変調パルス信号の遅延信号の論理和を演算してパルス密度復調するとき、論理演算回路においてパルス幅の狭い検波パルスを用いるために論理演算回路に高速のデバイスが必要となり、検波パルスが周波数に依存する。 - 特許庁

Since an NMOS transistor(TR) Mnb is turned on when a level of an output OUT of an output node 50 of a dynamic logic circuit 100 is at a high level, a reduced voltage VBB smaller than a ground voltage VSS is applied to a back gate of a MOS TR and an NMOS TR Mn1 of an n-logic 10.例文帳に追加

ダイナミックロジック回路１００の出力ノード５０の出力ＯＵＴのレベルがハイレベルのときはＮＭＯＳトランジスタＭｎｂがターンオンするので、ｎ-ロジック１０のＭＯＳトランジスタ及びＮＭＯＳトランジスタＭｎ１のバックゲートには接地電圧ＶＳＳより小さい値の降圧電圧ＶＢＢが印加される。 - 特許庁

When DRAM access is required by a logic circuit, a high potential V1 is made a substrate potential Vbb so that a sufficient data setup time is secured, and while DRAM access is not required by the logic circuit, a low potential V2 is made a substrate potential Vbb so that an electric charge holding time of the DRAM cell 14a is extended.例文帳に追加

ＤＲＡＭアクセス要求がロジック回路から出された場合には十分なデータセットアップ時間が確保されるように高い電位Ｖ１を、ロジック回路からのＤＲＡＭアクセス要求がない間はＤＲＡＭセル１４ａの電荷保持時間を伸ばすように低い電位Ｖ２をそれぞれ基板電位Ｖｂｂとする。 - 特許庁

By realizing high-speed wiring path switching by using an FET switch 903, and performing its on/off control with a programmable switch (FPGA or the like), the control of the FET switch 903 is determined by adjusting it to a target logic to be programmed in FPGAs 901, when logic partitioning and wiring processing among FPGAs are performed.例文帳に追加

ＦＥＴスイッチ９０３を使用し、高速な配線経路切り替えを実現するとともに、そのオン／オフ制御をプログラマブルスイッチ（ＦＰＧＡ等）９０２で行うことで、論理分割、ＦＰＧＡ間配線処理時に、ＦＰＧＡ９０１にプログラムされるターゲット論理に合わせてＦＥＴスイッチ９０３の制御を決定する。 - 特許庁

A second dot clock whose logic level is changed in each allowed minimum interval from a high frequency clock is formed according to information of the predetermined allowable minimum interval and when the significant edge is detected, the phase is corrected so that the allowable minimum interval of a logic level interval may be secured, before and after the detection.例文帳に追加

また、予め設定されている許容最小期間の情報に応じ、高周波クロックから、許容最小期間毎に論理レベルが変化する第２のドットクロックを形成すると共に、上述の有意エッジの検出時に、この検出前後でも、論理レベル期間の許容最小期間を確保するように位相を修正する。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

A pipelined circuit in a form by dividing mutual of a plurality of combined logic parts arranged in series by a pipeline register, respectively is generated by receiving high order description and performing pipeline high order synthesis to its loop description part.例文帳に追加

高位記述を受理し、そのループ記述部分に対してパイプライン高位合成を行なうことにより、直列に配された複数の組み合わせロジック部分の各相互間をそれぞれパイプラインレジスタで区切った形態の、パイプライン化された回路を生成する。 - 特許庁