| 意味 | 例文 |
interface verificationの部分一致の例文一覧と使い方
該当件数 : 38件
ELECTRIC INSULATION PERFORMANCE VERIFICATION ELECTRODE SYSTEM IN INSULATOR INTERFACE例文帳に追加
絶縁物界面における電気絶縁性能検証電極系 - 特許庁
INTERFACE CIRCUIT, LOGICAL CIRCUIT VERIFICATION METHOD, LOGICAL DEVICE, INFORMATION PROCESSING EQUIPMENT例文帳に追加
インタフェース回路、論理回路検証方法、論理装置、情報処理装置 - 特許庁
VERIFICATION DEVICE FOR INTEGRATED CIRCUIT, VERIFICATION METHOD, AND GENERATION METHOD FOR INTERFACE MODEL FOR VERIFYING INTEGRATED CIRCUIT例文帳に追加
集積回路の検証装置、検証方法および集積回路検証用のインターフェースモデルの生成方法 - 特許庁
ORIGINAL NATURE WARRANT SYSTEM, ELECTRONIC SIGNATURE GENERATION INTERFACE METHOD, ORIGINAL NATURE VERIFICATION INTERFACE METHOD, PROGRAM, AND RECORDING MEDIUM例文帳に追加
原本性保証システム、電子署名生成インタフェース方法、原本性検証インタフェース方法、プログラム、及び記録媒体 - 特許庁
METHOD FOR VERIFYING INTEGRATED CIRCUIT DEVICE AND METHOD FOR GENERATING INTERFACE MODEL FOR VERIFICATION例文帳に追加
集積回路装置の検証方法および検証用インターフェースモデルの生成方法 - 特許庁
The apparatus includes: a system under verification representing at least part of the design of the data processing system, and a transactor for connecting to an interface of the system under verification, and for generating signals for input to the system under verification via the interface during performance of the verification tests.例文帳に追加
該装置は、該データ処理システムの設計の少なくとも一部を表す検証対象システムと、該検証対象システムのインタフェースに接続するため、かつ該検証試験の実施中に該インタフェースを介して該検証対象システムに入力するための信号を生成するためのトランザクタと、を備える。 - 特許庁
A verification device 120 can communicate with a verifying apparatus 110 through a bus interface 110.例文帳に追加
検証用デバイス120は、バスインタフェース110を介して検証装置110と通信可能である。 - 特許庁
A function verification assisting means 500 to generate a test scenario, a function verification model by purpose and a system verification model, etc., and a VC interface synthetic means 700, etc., are arranged in the VCDBMS 200.例文帳に追加
VCDBMS200内には、テストシナリオ,目的別機能検証モデル,システム検証モデルなどの生成を行なう機能検証支援手段500や、VCインターフェース合成手段700などが配設されている。 - 特許庁
To easily prepare a high speed serial bus model, and to perform verification without deteriorating precision even when an asynchronous high speed serial interface circuit exists in a verification test bench.例文帳に追加
検証テストベンチにおいて、非同期の高速シリアルインターフェース回路が存在する場合でも、高速シリアルバスモデルを容易に作成できるようにするとともに、精度を低下させることなく検証を行う。 - 特許庁
The circuit operation simulation device receives a pattern of a transfer unit from a regulated interface, and gives it to the logic circuit of verification object at a regulated signal time.例文帳に追加
回路動作摸擬装置は規定のインターフェースにより転送単位のパターンを受け取り、検証対象論理回路へ規定の信号タイミングにより与える。 - 特許庁
A memory interface part 106 stores a JPEG image file (including the JPEG image, the reduced image, a thumbnail image, the verification data, etc.) in a memory card 107.例文帳に追加
メモリインターフェース部106は、JPEG画像ファイル(JPEG画像、縮小画像、サムネイル画像、検証データなどを含む)をメモリカード107に保存する。 - 特許庁
To raise quality and efficiency of hardware design verification by describing an interface protocol using intuitively understandable mathematical descriptions.例文帳に追加
直感的に理解可能な数学的記述を用いてインターフェースプロトコルを記述することにより、ハードウェア設計検証の品質および効率を向上させる。 - 特許庁
To provide a UI (user interface) design verification apparatus which can automatically verify UI behavior specification of products expressed with diagrammatic notation like a UML (unified modeling language).例文帳に追加
UMLのような図式表記で表現された製品のUI挙動仕様を自動的に検証できるUI設計検証装置を提供する。 - 特許庁
The verification command generation control part 36 issues a verification command to verify a state of the packet transfer of the write command by a packet network after normally completing transfer of an interface bus 12 by issuing a write command to a memory module 32.例文帳に追加
検証コマンド生成制御部36は、メモリモジュール32にライトコマンドを発行してインタフェースバス12の転送を正常終了した後に、パケットネットワークによるライトコマンドのパケット転送の状態を検証する検証コマンドを発行する。 - 特許庁
A second interface component may be configured to send timing and control information to the verification module on the basis of at least one of the configured image and runtime control information received from the first interface component.例文帳に追加
第2のインタフェース・コンポーネントは、第1のインタフェース・コンポーネントから受信された構成画像及びランタイム制御情報のうち少なくとも1つに基づいて、タイミング及び制御情報を検証モジュールへ送信するように構成され得る。 - 特許庁
To provide a consistency verification support method for a disk device capable of verifying consistency of data in a disk array device without consuming an interface zone in a disk device.例文帳に追加
ディスク装置のインタフェース帯域を消費せずにディスクアレイ装置のデータの整合性検証を可能にするディスク装置の整合性検証支援方法を提供する。 - 特許庁
A verification processing part 7 performs access as a bus space through an IEEE 1394 interface 8, an IEEE 1394 serial bus 4, and an IEEE 1394 interface 3 to an object 2 to be verified whose function can be verified by a bus access.例文帳に追加
バスアクセスにより機能検証可能な被検証対象2に対して、IEEE1394インターフェース3と、IEEE1394シリアルバス4と、IEEE1394インターフェース3とを介して、検証処理部7がバス空間としてアクセスする。 - 特許庁
A flowchart creation part 1 displays a user interface screen on a display, and based on input by a user on the user interface screen, creates a flowchart consisting of at least one module for defining a test on a verification objective logic circuit.例文帳に追加
フローチャート作成部1は、ユーザインタフェース画面をディスプレイに表示し、このユーザインタフェース画面上でのユーザの入力に基づいて、検証対象の論理回路のテストを規定するための、少なくとも1つのモジュールから構成されるフローチャートを作成する。 - 特許庁
The operation verification device 100 executes the program for the operation test, and operates a SAP Gui (Graphical User Interface) client 406 through an add-in 410 for SAP of QTP (Quick Test Professional) 408 in the execution.例文帳に追加
動作検証装置100は、動作テスト用プログラムを実行し、その実行においてはQTP408のSAP用アドイン410を介して、SAPGuiクライアント406を操作する。 - 特許庁
This system and method allows a user to add masking regions to the dynamic range of a screen for selectively ignoring the region range of user interface layout expected to change during a verification process.例文帳に追加
ユーザが、検証プロセス中に変化することが予想されるユーザインタフェースレイアウトの領域範囲を選択的に無視するために、画面の動的範囲にマスキング領域を追加する。 - 特許庁
The remote access client includes at least one application program interface (API) to receive a first verification of the operating state of a predetermined application of the remote data terminal.例文帳に追加
リモート・アクセス・クライアントは、遠隔データ端末のあらかじめ決められたアプリケーションの動作状態の第1検証を受信する少なくとも1つのアプリケーション・プログラム・インタフェース(API)を含む。 - 特許庁
Individual verification setting data according to each verification content are loaded to an input file generation device 200 to reconfigure one input file DF 20, and inputted to an emulator device 5 through a data input and output PC 86 and a standard interface such as PCI bus.例文帳に追加
各検証内容に応じた個々の検証設定データを入力ファイル生成装置200に取り込んで1つの入力ファイルDF20を再構成し、データ入出力用PC86とPCIバスなどの標準インタフェースを介してエミュレータ装置5に入力する。 - 特許庁
An interface with the VU 1 and the PU 2 is held at the same level as the programmable VUPU processor, so that verification can be easily executed and a highly reliable processor can be provided in a short time.例文帳に追加
VU1およびPU2とのインタフェースをプログラマブルなVUPUプロセッサと同一に保持することにより、検証が容易となり、信頼性の高いプロセッサを短期間で提供することができる。 - 特許庁
To provide a novel search query creation supporting apparatus capable of simplifying creation, correction and verification of a search query having a complicated logical structure, and a graphical user interface (GUI) production system, method and program.例文帳に追加
複雑な論理構造をもった検索クエリーの作成・修正・検証を簡便化することのできる新規な検索クエリー作成支援装置、グラフィカルユーザインターフェース、方法及びプログラムを提供する。 - 特許庁
To provide a wall penetration bushing capable of manufacturing/verifying using a compact manufacturing facility and a verification facility and preventing a foreign matter or bubbles from mixing in an interface between a reception opening and an insertion part.例文帳に追加
小型の製造設備および検証設備を用いて製造・検証することができ、受容口と挿入部間の界面への異物や気泡の混入を防止する壁貫通ブッシングの提供。 - 特許庁
To provide a model preparation program, a model preparation device, and a model preparation method for preparing a model for communicating with a verification object device for executing a test which is not estimated as interface specifications.例文帳に追加
インターフェース仕様に想定されていないテストを行うための、検証対象装置と通信を行うモデルを作成するモデル作成プログラム、モデル作成装置、モデル作成方法を提供する。 - 特許庁
In response to receiving the timing and control information from the second interface component, the verification module may control the device and/or monitor the device state of at least a portion of the user design.例文帳に追加
第2のインタフェース・コンポーネントからタイミング及び制御情報を受信することに応答して、検証モジュールは、デバイスを制御し、且つ/又は、ユーザ設計の少なくとも一部のデバイス状態を監視する。 - 特許庁
As a number-of-interface deciding device 100, information obtaining units 112-118 for respectively obtaining data directional characteristic information J2, clock information J4 showing frequency of the system operation, verification mode information J6 per each verification item, and access information J8 related to the time when inputting/outputting the data are provided.例文帳に追加
インタフェース数決定装置100 として、データ方向性情報J2、システム動作の周波数を示すクロック情報J4、検証項目ごとの検証モード情報J6、データの入出力が行なわれている時刻に関するアクセス情報J8をそれそれ取得する情報取得部112 〜118 を設ける。 - 特許庁
The CPU 11 of a computer body 10 operating according to an external program transmits the electronic data present on the work area of a RAM 13 to a verification token 40 connected to a USB interface 18.例文帳に追加
外部プログラムに従って動作するコンピュータ本体10のCPU11は、RAM13の作業領域上に存在する電子データを、USBインタフェース18に接続されている検証トークン40へ送信する。 - 特許庁
To provide a physical link verification control system that executes a link verification procedure from one of two systems consisting of an access network containing subscribers provided with the V5.2 interface and of an exchange to the other and efficiently controls confirmation of the normality of a physical connection state of an E1 link so as to disconnect an abnormal resource.例文帳に追加
本発明はV5.2インタフェースを備えた加入者を収容したアクセスネットワークと交換機の2つのシステムの一方から他方へのリンク検証手順の実行による物理リンク検証制御方式に関し,E1リンクの物理的接続状態の正常性を確認する制御を効率的に行い異常なリソースの切離しを可能にすることを目的とする。 - 特許庁
The method includes receiving, at a first interface component, runtime control information and a configuration parameter associated with a configured image representative of at least a portion of a user design and an associated verification module.例文帳に追加
この方法は、第1のインタフェース・コンポーネントにおいて、ユーザ設計の少なくとも一部及び関連付けられた検証モジュールを表す構成画像に関連付けられた構成パラメータと、ランタイム制御情報とを受信することを含む。 - 特許庁
A visual interface screen 22 of the control pendant provides a view of the weld caps 14 for use with the method to detect characteristics such as weld tip face measurement, tip wear measurement, tip alignment measurement, and cap replacement and type verification.例文帳に追加
制御ペンダントのビジュアルインタフェーススクリーン22は、溶接キャップ14の画像を、溶接キャップのチップ面測定、チップ摩耗測定、チップ整列測定、交換の検証及びタイプの検証といった種々の特性検出で用いるために表示する。 - 特許庁
In the printing apparatus, when a printing execution verification notification for a printing output request is received at a printing data controller 102 through an interface, a job execution ticket is generated at a job execution ticket generation section 103 by using the sender MAC address included in the printing execution verification notification and the MAC address of its own printer along with the current time and is encrypted at a cryptogram processing section 104.例文帳に追加
印刷出力を行いたい旨の印刷実行確認通知をインターフェースを介して印刷データ制御部102で受信すると、ジョブ実行チケット作成部103でその印刷実行確認通知に含まれる送信元のMACアドレスと自機のプリンタのMACアドレスおよび現在時刻を用いてジョブ実行チケットを作成し、暗号処理部104で暗号化する。 - 特許庁
A general purpose driver 211 generated by processing a common control module, which performs common control necessary in an application execution environment, calls a verification module 24 with a module name acquired from an external interface 10 after executing the common control.例文帳に追加
アプリケーション実行環境上で必要な共通制御処理を行なう共通制御モジュールを加工して生成された汎用ドライバ211は、共通制御処理の実行後、外部インターフェイス10から取得したモジュール名の検証モジュール24をコールする。 - 特許庁
To provide an emulator description automatic generation system and an emulator description automatic generation program capable of automatically adding power supply parts necessary for interface matching and emulator verification in programmable parts on a circuit diagram before preparing an emulation description.例文帳に追加
エミュレータ記述を作成するに先だって、回路図上で、プログラマブル部品におけるインタフェース整合およびエミュレータ検証に必要な電源部品を自動的に追加することができるエミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラムを提供する。 - 特許庁
Since the module 3 and the signal generator 4 are built in a device, the internal function part and the external interface part can be verified in a practical object system on the various stages of VLSI design, the design time of the VLSI and the verification and design time of the whole system can be saved.例文帳に追加
プロセシングモジュール及び外部インタフェースの信号生成器は、1つの装置内に内臓され、VLSIのデザインの様々な段階において、内部の機能部分と外部インタフェース部分とを実際目標システム内で検証することができ、VLSIの設計時間と全体システムの検証及び設計時間を節約することができる。 - 特許庁
A peripheral device interface 116 is prepared from the device driver and check program for controlling behavior models 110-112 of any peripheral device, and thereby the device driver and check program capable of operating on the actual chip can undergo a logic verification using the behavior models 110-112 of the peripheral device.例文帳に追加
デバイスドライバおよびチェックプロから、周辺デバイスのビヘイビュアモデル110〜112を制御するため周辺デバイスインターフェース116を用意することにより、実チップ上で動作可能な該デバイスドライバおよび該チェックプロが、該周辺デバイスのビヘイビュアモデル110〜112を用いて論理検証できることを特徴とするシステムLSIの論理検証方式。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|