「interlayer insulation」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a reliable MRAM by solving a trade-off problem between securing the functions of TMR element and the conditions for forming an interlayer insulation film and a Cu interconnection.例文帳に追加

ＴＭＲ素子の機能確保と、層間絶縁膜およびＣｕ配線の形成条件との間のトレードオフ関係を解決して、信頼性の高いＭＲＡＭを提供する。 - 特許庁

A source electrode 12 is arranged on the p^+-type body contact region 6 and the n^+-type source region 7 separatedly from the gate electrode 10 by an interlayer insulation film 11.例文帳に追加

ソース電極１２は、ｐ^+型ボディコンタクト領域６およびｎ^+型ソース領域７の上に、層間絶縁膜１１によってゲート電極１０と離れて設けられている。 - 特許庁

To provide a composition for coating film formation that can form the coating film having excellent cracking resistance, mechanical strengths and dielectric properties as a material for interlayer insulation film.例文帳に追加

半導体素子などにおける層間絶縁膜材料として、塗膜の耐クラック特性や機械的強度や誘電率特性に優れた膜形成用組成物を得る。 - 特許庁

To provide a semiconductor device in which a low permittivity film exhibiting excellent bonding resistance in the assembling process and exhibiting excellent breakdown voltage between interconnect lines on the same layer is employed as an interlayer insulation film.例文帳に追加

組立工程でのボンディング耐性に優れ、また同層配線間耐圧に優れた、低誘電率膜を層間絶縁膜に用いた半導体装置を提供する。 - 特許庁

Interlayer insulation layers 20, 22, 24 and 26 on a semiconductor layer 10, the wiring layers 30, 32 and 34, and a pad wiring layer 40 consist of a pad 100 and a wiring 200.例文帳に追加

半導体層１０上の層間絶縁層２０，２２，２４、２６と、配線層３０，３２，３４、パッド配線層４０は、パッド部１００と配線部２００とからなる。 - 特許庁

To provide an interlayer insulation film of a semiconductor device which has a low dielectric constant, is free from generation of gases, including CF_x and SiF_4, and is stable, and to provide a wiring structure that includes the film.例文帳に追加

低誘電率で且つＣＦ_ｘ、ＳｉＦ_４等のガスの発生がなく安定な半導体装置の層間絶縁膜とそれを備えた配線構造を提供する。 - 特許庁

A measurement hole X1 is formed by removing the first and second interlayer insulation films on the working electrode WE1 with the working electrode WE1 coming out.例文帳に追加

作用電極ＷＥ１上の第１層間絶縁膜、第２層間絶縁膜が除去され、作用電極ＷＥ１が露出した測定穴Ｘ１が形成されている。 - 特許庁

The memory element is formed by using a precursor without containing hydrogen as an interlayer insulation substance.例文帳に追加

メモリ素子及びその製造方法について開示し、該メモリ素子は、層間絶縁物質として水素を含まない前駆体を使用して形成したメモリ素子及びその製造方法である。 - 特許庁

To provide a resin composition which is excellent in electrical characteristics and processability, and besides, with which when a interlayer insulation layer of a multilayer printed circuit board is formed, can obtain excellent surface smoothness.例文帳に追加

電気特性および加工性に優れると共に、多層配線板の層間絶縁層を形成した際に、優れた表面平滑性が得られる樹脂組成物を提供する。 - 特許庁

The interlayer insulation material for a printed wiring board is composed of a thermoplastic resin whose glass transition temperature or melting point is 260°C or above which is added with 1-50 mass% of hydrogenated fullerene.例文帳に追加

ガラス転移温度または融点が２６０℃以上である熱可塑性樹脂に水素化フラーレンを１〜５０質量％含むプリント配線基板用層間絶縁材料。 - 特許庁

An interlayer insulation film is formed so as to cover the projection part formed thus, and a pixel TFT and a TFT included in a driver circuit formed in the same process.例文帳に追加

こうして形成された凸部および同一工程で形成された画素ＴＦＴ、駆動回路に含まれるＴＦＴを覆うように層間絶縁膜を形成する。 - 特許庁

Next, connection wiring 43 is formed through the contact holes 44 and 45 especially atop the interlayer insulation film 29 by connecting the same to the scanning line 5 and one electrode 41.例文帳に追加

次に、特に、層間絶縁膜２９の上面に接続配線４３をコンタクトホール４４、４５を介して走査ライン５および一方の電極４１に接続させて形成する。 - 特許庁

On a semiconductor substrate 1, two or more interlayer insulation films 2 and 3 are so formed that an etching rate may become larger as it comes to an upper layer.例文帳に追加

半導体基板１上に上層になるにしたがって次第に等方性エッチングに対するエッチング速度が速くなるように２層以上の層間絶縁膜２，３を形成する。 - 特許庁

To provide a multilayer printed-wiring board that has improved electric connectivity and reliability having interlayer resin insulating layer with excellent heat-resistance, insulation, and crack-resistance and shape-maintaining characteristics.例文帳に追加

耐熱性、絶縁性、耐クラック性、および、形状保持性に優れた層間樹脂絶縁層を有する電気接続性や信頼性に優れた多層プリント配線板を提供する。 - 特許庁

Thereafter, a lower layer metallization 108 is formed on the ozone TEOS film 107 and an interlayer insulation film 109 is deposited on the lower layer metallization 108.例文帳に追加

次に、オゾンＴＥＯＳ膜１０７の上に下層の金属配線１０８を形成した後、該下層の金属配線１０８の上に層間絶縁膜１０９を堆積する。 - 特許庁

The air gap 10 is formed by removing a first interlayer insulation film 4 from an area between pieces of copper damascene lower wiring 8A, 8B and pieces of copper damascene lower wiring 8B, 8C.例文帳に追加

銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。 - 特許庁

To provide the formation method of an interlayer insulation film, especially for shortening chemical mechanical polishing process time in the manufacturing method of a semiconductor element.例文帳に追加

半導体素子の製造方法に関し、特に化学的機械研磨工程時間を短縮させるための半導体素子の層間絶縁膜の形成方法に関するものである。 - 特許庁

After that, the first wirings 3 and 7 and the second wirings 4 and 8 are electrically connected, thus easily eliminating the semiconductor device with improper interlayer insulation.例文帳に追加

半導体装置が良品であるか不良品であるかが判定された後、良品の半導体装置において、第１配線と第２配線とが電気的に接続される。 - 特許庁

The drain interconnection 15 intersects with the source interconnection 10 in planar view, and at least this intersecting portion is separated in a floating state from the third interlayer insulation film 14.例文帳に追加

ドレイン配線１５は、平面視でソース配線１０と交差し、少なくともこの交差部分が第３層間絶縁膜１４から浮いた状態で離間している。 - 特許庁

Moreover, the next interlayer insulation film 122 of the SiO_2 system is also formed and the connecting holes 161, 162 are respectively provided for the metal wiring layer 13.例文帳に追加

さらに、次のＳｉＯ_２系の層間絶縁膜１２２が形成されており、メタルパターン１５、メタル配線層１３それぞれへの接続孔１６１，１６２が設けられている。 - 特許庁

A resist pattern 5 is formed on the interlayer insulation film 2 by photoengraving, and a substrate is etched while the resist pattern 5 is used as a mask, so as to form a trench 6 connected with the via hole 3.例文帳に追加

層間絶縁膜２上に写真製版によりレジストパターン５を形成し、レジストパターン５をマスクとしたエッチングによりビアホール３に接続するトレンチ６を形成する。 - 特許庁

Then, a metal film 14 is so formed as to cover the surface of the interlayer insulation film 12, the internal walls of the interconnection trenches 13, and the lower layer interconnections 11 by sputtering, CVD, or the like.例文帳に追加

次に、スパッタ法、ＣＶＤ法などにより、層間絶縁膜１２の表面、配線溝１３の内壁及び下層配線１１を覆う金属膜１４を形成する。 - 特許庁

To obtain composition for an interlayer electrical insulation material for printed circuit boards which is excellent in adhesion to metals, such as copper plating, copper foil, aluminum foil, or the like for forming electrical circuits.例文帳に追加

回路を形成する銅めっき、銅箔、アルミニウム箔等との金属密着性に優れるプリント配線板用層間電気絶縁材料用組成物を提供する。 - 特許庁

Then, a trench 19 is so formed as to penetrate the interlayer insulation films 17 and 18, and an interconnection 20a is so formed as to be embedded in the trench 19.例文帳に追加

そして、層間絶縁膜１７および層間絶縁膜１８を貫通する溝１９を設け、この溝１９内へ埋め込むように配線２０ａを形成する。 - 特許庁

The semiconductor device 100 comprises an interlayer insulation layer 20, formed on a first interconnection layer 14 and having an opening 60 reaching the first interconnection layer 14.例文帳に追加

半導体装置１００は、第１の配線層１４の上に設けられた、第１の配線層１４に達する開口部６０を有する層間絶縁層２０を含む。 - 特許庁

A gate insulating film 7, an lower pixel electrode 12, an interlayer insulating film 23 and an upper pixel electrode 24 are arranged in this order on a transparent insulation substrate 1a.例文帳に追加

透明絶縁性基板１ａ上に、ゲート絶縁膜７、下層画素電極１２、層間絶縁膜２３及び上層画素電極２４がこの順に配置されている。 - 特許庁

Thus, the hardening of an interlayer insulation film formed on the surface of the wafer W is performed by projecting the electron beam on the surface of the wafer W while heating it.例文帳に追加

そして，ウェハＷ表面に形成された層間絶縁膜の硬化処理を，ウェハＷを加熱しながらウェハＷ表面に電子線を照射することによって行う。 - 特許庁

A semiconductor device manufacturing method comprises a process of forming a contact hole in an interlayer insulation film of a substrate and a process of forming a contact plug with heating the substrate.例文帳に追加

半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。 - 特許庁

On a main surface of the semiconductor substrate SUB, an uppermost wiring layer AL3 and a first interlayer insulation film II4 on the uppermost wiring layer AL3 are formed.例文帳に追加

半導体基板ＳＵＢの主表面上には最上層配線ＡＬ３と、最上層配線ＡＬ３上の第１の層間絶縁膜ＩＩ４とが形成される。 - 特許庁

The first interlayer insulation film 140 is utilized not only as a patterning mask but also as a barrier for forming a gate electrode 160 by ink jet method.例文帳に追加

この第１層間絶縁膜１４０をパターニング用のマスクとして利用するだけでなく、インクジェット法を用いてゲート電極１６０を形成するための隔壁として利用する。 - 特許庁

To provide a semiconductor device which can shorten the etching time for forming a via hole in an interlayer insulation film and which can hardly crack.例文帳に追加

層間絶縁膜に対しビアホール形成のために行うエッチングの時間を短縮することができるとともにクラックが入りにくくすることができる半導体装置を提供する。 - 特許庁

After the surface of a semiconductor substrate 7 on which a transistor 3, and the like, are formed is coated with an interlayer insulation film 6, a lower electrode 11a for a capacitor is formed of ruthenium.例文帳に追加

トランジスタ３などが形成された半導体基板７の表面を層間絶縁膜６で覆った後、ルテニウムからなるキャパシタ用下部電極１１ａを形成する。 - 特許庁

To provide laminated glass using an interlayer for sound insulation laminated with the three polyvinyl acetal layers where bubbles generated in a soft central layer existing very near a resin molding are suppressed.例文帳に追加

３層のポリビニルアセタール層を積層した遮音用中間膜を用いた合わせガラスでは、樹脂モールディングのごく近傍の柔らかい中央の層に気泡が発生する。 - 特許庁

An insulating hydrogen anti-permeation film 116 is formed to cover the capacitor element 114, the conductive hydrogen anti-permeation film 115 and the first interlayer insulation film 106.例文帳に追加

容量素子１１４、導電性水素透過防止膜１１５及び第１の層間絶縁膜１０６を覆うように絶縁性水素透過防止膜１１６が形成されている。 - 特許庁

By a plasma generated inside the processing chamber 102, the contact hole of the prescribed shape is formed in an interlayer insulation film layer, consisting of the organic low dielectric constant material of the wafer W.例文帳に追加

処理室１０２内で生成されたプラズマにより，ウェハＷの有機系低誘電率材料から成る層間絶縁膜層に所定形状のコンタクトホールが形成される。 - 特許庁

A conductive layer 34P on a core substrate 30 is formed so as to have a thickness of 30μm, and a conductive circuit 58 on an interlayer resin insulation layer 50 is formed so as to have a thickness of 15μm.例文帳に追加

コア基板３０上の導体層３４Ｐを厚さ３０μｍに形成し、層間樹脂絶縁層５０上の導体回路５８を１５μｍに形成する。 - 特許庁

To obtain a method for fabricating a semiconductor element in which a trouble, e.g. corrosion or short circuit, incident to a silicon oxide film doped heavily with fluorine and employed as an interlayer insulation film is controlled.例文帳に追加

半導体素子の製造において、高濃度フッ素含有シリコン酸化膜を層間絶縁膜とすることに伴い発生する腐食やショート等のトラブルを制御する。 - 特許庁

Through holes 36 are made through a core board 30 and a lower interlayer resin insulation layer 50 and via holes 66 are made immediately above the through holes 36.例文帳に追加

コア基板３０及び下層層間樹脂絶縁層５０を貫通するようにスルーホール３６を形成し、スルーホール３６の直上にバイアホール６６を形成してある。 - 特許庁

Next, a three-layer film 82 is formed on the surface of the second low-resistance layer 111, the inner wall surface of a contact hole 681 and the surface of a second interlayer insulation film 42.例文帳に追加

続いて、第２低抵抗層１１１の表面、コンタクトホール６８１の内壁面及び第２層間絶縁膜４２の表面に上述した三層膜８２を形成する。 - 特許庁

A contact plug 40, which is electrically connected to an impurity diffusion region between sidewalls of two adjacent memory cells 1, is provided by penetrating an interlayer insulation film 18.例文帳に追加

隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。 - 特許庁

The build-up layer 31 has a structure that interlayer insulation layers 33 and 35 and a conductive layer 42 are alternately laminated on the core main surface 12 and the chip main surface 102.例文帳に追加

ビルドアップ層３１は、層間絶縁層３３，３５及び導体層４２をコア主面１２及びチップ主面１０２の上にて交互に積層した構造を有する。 - 特許庁

To provide a method for fabricating a semiconductor device which can secure a gap fill characteristic in forming an interlayer insulation film, and prevent an opening failure in forming a contact hole.例文帳に追加

層間絶縁膜の形成時にギャップフィル特性を確保でき、コンタクトホールの形成時に開口不良を防止できる半導体素子の製造方法を提供すること。 - 特許庁

The semiconductor device having a multilayer trench-wiring structure using Cu as the main material thereof is characterized in that there are used respectively an insulation film having a low dielectric constant, as the interlayer film of its Cu-wiring portion, and an insulation film having a high dielectric constant, as the interlayer film of its portion having such a metallic pole as a plug whereby its wirings are joined to each other.例文帳に追加

Ｃｕを主な材料とする、多層の溝配線構造を有する半導体装置において、比誘電率の低い絶縁膜を、Ｃｕ配線部分の層間膜として、また、比誘電率の高い絶縁膜を、配線間を接合するプラグなどの金属柱が存在する部分の層間膜として、それぞれ、構成したことを特徴とする。 - 特許庁

A magnetic memory comprises magnetization fixed layers 50a and 50b which have vertical magnetic anisotropy and in which a magnetization direction is fixed, an interlayer insulation layer 60, an underlying layer 40 formed on upper surfaces of the magnetization fixed layers 50a and 50b and the interlayer insulation layer 60, and a data storage layer 10 which is formed on an upper surface of the underlying layer 40 and has vertical magnetic anisotropy.例文帳に追加

磁気メモリが、垂直磁気異方性を有し、磁化方向が固定された磁化固定層５０ａ、５０ｂと、層間絶縁層６０と、磁化固定層５０ａ、５０ｂと層間絶縁層６０の上面に形成された下地層４０と、下地層４０の上面に形成された、垂直磁気異方性を有するデータ記憶層１０とを備えている。 - 特許庁

The multilayer wiring board has at least two wiring layers and at least one interlayer insulation layer provided with through holes filled with a material containing a metal in order to connect the wiring layers wherein the interlayer insulation layer contains at least polyimide silicon based resin.例文帳に追加

少なくとも２つの配線層および少なくとも１つの層間絶縁層を持ち、層間絶縁層に貫通孔が設けられ、貫通孔が金属を含む材料で充填されることによりそれぞれの配線層が接続された多層配線基板であって、層間絶縁層が少なくともポリイミドシリコーン系樹脂を含有することを特徴とする多層配線基板。 - 特許庁