「interlayer insulation」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a semiconductor device which offers integrated circuit wiring easy in embedding an interlayer insulation film, while maintaining the reliability of multilayered metal wiring, and also to provide its manufacturing method.例文帳に追加

積層金属配線の信頼性を保ちつつ層間絶縁膜の埋め込みが容易な集積回路配線を実現する半導体装置及びその製造方法を提供する。 - 特許庁

On a TFT substrate 10 constituting the liquid crystal device, a circuit element layer 11, a fourth interlayer insulation film 44, a pixel electrode 37 and an alignment film 37 are piled up in this order.例文帳に追加

液晶装置を構成するＴＦＴ基板１０には、回路素子層１１、第四層間絶縁膜４４、画素電極３７、配向膜４６がこの順に積層されている。 - 特許庁

To obtain a composition for film formation that gives a coating film useful as interlayer insulation film of ≤2.5 relative permittivity with high film hardness and low moisture absorption.例文帳に追加

半導体素子などにおける層間絶縁膜材料として、２．５以下の比誘電率を示し、かつ塗膜硬度と低吸湿性に優れる塗膜が得られる膜形成用組成物を得る。 - 特許庁

A land 10 on the insulation sheet 4a is connected to an external connection electrode 2 which is formed on the rear surface of the flexible substrate 1 by means of interlayer connection conductive films 9a and 9b.例文帳に追加

絶縁シート４ａ上のランド１０は、層間接続導電膜９ａ、９ｂを介してフレキシブル基板１の裏面に形成された外部接続電極２に接続される。 - 特許庁

A contact hole 18 for electrically connecting the gate electrode 7 and a gate interconnection 10 is formed in an interlayer insulation film 8 above the trench 5 within a transistor region.例文帳に追加

また、ゲート電極７とゲート配線１０とを電気的に接続させるためのコンタクトホール１８を、層間絶縁膜８のうち、トランジスタ領域内におけるトレンチ５の上方の位置に形成する。 - 特許庁

An electrode pad PAD comprising a substantial aluminum wiring layer 12 connecting to a not-illustrated inner conductive area is formed on a BPSG film 10 as an interlayer insulation film.例文帳に追加

図示しない内部の導電領域と接続される実質的なアルミニウム配線層１２からなる電極パッドＰＡＤが、層間絶縁膜であるＢＰＳＧ膜１０上に形成されている。 - 特許庁

The semiconductor device comprises a semiconductor substrate 0, an interlayer insulation film 10 formed on the substrate 0, a groove 10a on which a barrier metal layer 2 is formed, and a Cu interconnection line 100 formed in the groove 10a.例文帳に追加

半導体基板０上に形成された層間絶縁膜１０に設けられ、表面にバリアメタル層２が形成された溝１０ａにＣｕ配線１００が形成されてなる。 - 特許庁

To provide a method for producing a polysiloxane desirable as a film composition formable into a film having a low permittivity and a high modulus and being usable as an interlayer insulation film of e.g., a semiconductor element.例文帳に追加

半導体素子などにおける層間絶縁膜材料として、低誘電率かつ高弾性率を有する膜が形成可能な膜組成物に好適なポリシロキサンの製造方法を得る。 - 特許庁

In the interlayer insulation film 23 between the through electrode 36 and the internal electrode 32, a contact plug 37 for electrically connecting the through electrode 36 to the internal electrode 32 is formed.例文帳に追加

貫通電極３６と内部電極３２との間の層間絶縁膜２３内に、貫通電極３６と内部電極３２とを電気的に接続するコンタクトプラグ３７が形成されている。 - 特許庁

A gate insulating film 6, a gate electrode 7, and an active region 5 functioning as a diode are provided on a silicon substrate and a first interlayer insulation layer 10 is formed by plasma process.例文帳に追加

シリコン基板上に、ゲート絶縁膜６、ゲート電極７及びダイオードとして機能する活性領域５を設け、プラズマプロセスによって第１の層間絶縁層１０を形成する。 - 特許庁

To suppress stripping of film due to stress on the sealing resin layer of a semiconductor chip having a multilayer wiring structure including a low-k film as an interlayer insulation film.例文帳に追加

層間絶縁膜としてｌｏｗ−ｋ膜を含んだ多層配線構造を備えた半導体チップが封止樹脂層の応力に起因して膜剥がれを生じるのを抑制すること。 - 特許庁

The specified contact angle is 90°, the insulator is composed of organic resin and the aspect ratio of the via hole can be set not lower than 0.5 when the interlayer insulation film is composed of fluorene resin.例文帳に追加

接触角の所定値は９０度で、絶縁体が有機樹脂であり、層間絶縁膜がフルオレン樹脂であるとき、ヴィアホールのアスペクト比は０．５以上に設定することができる。 - 特許庁

Between the source electrode 101 and the interlayer insulation film 7 and between the gate pad 102 and the gate electrode 6, barrier metal layers 99 inhibiting Al diffusion are respectively provided.例文帳に追加

ソース電極１０１と層間絶縁膜７との間、並びにゲートパッド１０２とゲート電極６との間のそれぞれに、Ａｌの拡散を抑制するバリアメタル層９９が配設される。 - 特許庁

A light emitting device includes an organic EL layer 133 between a pixel electrode 115 arranged on a flattened interlayer insulation film and a facing electrode 116 facing the pixel electrode 115.例文帳に追加

平坦化された層間絶縁膜上に設けられた画素電極と、前記画素電極に対向する対向電極との間に有機ＥＬ層を設けることにより上記課題を解決する。 - 特許庁

Thereafter, with an organic silicon compound having a siloxane bond (Si-O-Si) as a material, the interlayer insulation film (5) is formed by plasma CVD on the layer (4a) containing nitrogen.例文帳に追加

その後、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法により、窒素を含む層（４ａ）の上に層間絶縁膜（５）を形成する。 - 特許庁

To provide a composition which is capable of forming a silicone-based film that is usable suitably as an interlayer insulation film in a semiconductor element or the like and has an appropriate uniform thickness and besides is excellent in the dielectric constant characteristics and film strength, and to provide an insulation film and also a manufacturing method thereof.例文帳に追加

半導体素子などにおける層間絶縁膜として使用するのに適した、適当な均一な厚さを有するシリコーン系膜が形成可能な、しかも誘電率特性、膜強度に優れた組成物、絶縁膜、およびその製造方法を提供する。 - 特許庁

Consequently, connection reliability of the via conductors 34, 70 can be prevented from dropping due to the warpage of the insulation layer 32 and the interlayer resin insulation layer 68 on a memory 42 caused by reflow heating when a CPU 90 is mounted and heating/cooling during a heat cycle.例文帳に追加

このため、ＣＰＵ９０を実装する際のリフロー加熱、ヒートサイクル時の加熱・冷却によるメモリ４２上の絶縁層３２、層間樹脂絶縁層６８の反りによるビア導体３４とビア導体７０との接続信頼性の低下を防ぐことができる。 - 特許庁

To provide a method of manufacturing a semiconductor device which prevents excessive polishing in the vicinity of an orientation flat (OF) when an interlayer insulation film formed of a silicon oxide film on a metal pattern is flattened and polished by a CMP method, and excels in uniformity of the thickness of the insulation film.例文帳に追加

金属パターン上のシリコン酸化膜などからなる層間絶縁膜をＣＭＰ法で平坦化研磨するとき、オリエンテーションフラット（ＯＦ）近傍において過剰研磨がなく、絶縁膜の膜厚均一性がよい半導体装置の製造方法を提供する。 - 特許庁

Furthermore, a moisture-proof insulation film is formed only near the stem so as to cover the side face of the stem, and an interlayer dielectric having a dielectric constant lower than that of the moisture-proof insulation film is formed between the umbrella portion of the T-shaped gate electrode and the semiconductor substrate.例文帳に追加

また、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。 - 特許庁

After a fine opening part 12 reaching an underlayer wiring layer 9 is formed in an interlayer insulation film 10 by anisotropic etching by using a resist mask 11, a buried resist film 13 is formed within the opening part 12 to etch back the entire surface of the interlayer insulation film 10, whereby an upper part having a bowing shape of the opening part 12 is cut off to form a contact hole 14.例文帳に追加

層間絶縁膜１０に、レジストマスクを１１を用いた異方性エッチングにより、下地配線層９に到達する微細な開口部１２を形成した後、開口部１２内に埋め込みレジスト膜１３を形成して層間絶縁膜１０を全面エッチバックすることにより、開口部１２のボーイング形状となった上部を切除してコンタクトホール１４を形成する。 - 特許庁

A liquid crystal panel substrate includes a connecting plug 15 connecting a wiring film 10 composed of a first metal layer under a second interlayer insulation film 11 under a shading film 12 composed of a second metal layer and a pixel electrode composed of a third metal layer on a third interlayer insulation film 13 on the shading film through an opening provided in the shading film 12, in a pixel region.例文帳に追加

液晶パネル用基板は、画素領域において第２のメタル層からなる遮光膜１２に開けた開口部１２ａを通して遮光膜下の第２の層間絶縁膜１１を挟んで第１のメタル層からなる配線膜１０と遮光膜上の第３の層間絶縁膜１３を挟んで第３のメタル層からなる画素電極とを導電接続する接続プラグ１５を備えている。 - 特許庁

An interlayer insulating film 106 is formed on a memory cell 100 constituted of a bit line 102 composed of a diffusion layer formed on a semiconductor substrate 101, a gate insulation film having a trapping performance formed between bit lines 102, and a word line 104 formed on the gate insulation film, and a bit line contact plug 109 connected to the bit line 102 is formed in this interlayer insulating film 106.例文帳に追加

半導体基板１０１に形成された拡散層からなるビット線１０２、ビット線１０２間に形成されたトラップ性のゲート絶縁膜、ゲート絶縁膜上に形成されたワード線１０４とで構成されたメモリセル１００上に、層間絶縁膜１０６が形成され、この層間絶縁膜１０６中に、ビット線１０２に接続するビット線コンタクトプラグ１０９が形成されている。 - 特許庁

A liquid crystal panel substrate includes a connecting plug 15 conductively connecting a wiring film 10 composed of a first metal layer sandwiching a second interlayer insulation film 11 under a shading film through an opening 12a provided in the shading film 12 composed of a second metal layer and a pixel electrode composed of a third metal layer sandwiching a third interlayer insulation film 13 on the shading film, in a pixel region.例文帳に追加

液晶パネル用基板は、画素領域において第２のメタル層からなる遮光膜１２に開けた開口部１２ａを通して遮光膜下の第２の層間絶縁膜１１を挟んで第１のメタル層からなる配線膜１０と遮光膜上の第３の層間絶縁膜１３を挟んで第３のメタル層からなる画素電極とを導電接続する接続プラグ１５を備えている。 - 特許庁

To provide a method for manufacturing a multilayer printed wiring board, having superior connection reliability in which an undercut free conductor circuit can be formed, adhesion is improved between the conductor circuit and an interlayer resin insulation layer or a solder resist layer, cracks of the interlayer resin insulation layer or the solder resist layer is suppressed under heat cycle conditions or high temperature high humidity, and stripping of the conductor circuit is prevented.例文帳に追加

アンダーカットのない導体回路を形成することができ、導体回路と層間樹脂絶縁層やソルダーレジスト層との密着性が改善され、ヒートサイクル条件下や高温高湿下において、層間樹脂絶縁層やソルダーレジスト層にクラックが発生しにくく、導体回路の剥離が発生しにくい接続信頼性に優れる多層プリント配線板を製造する方法を提供する。 - 特許庁

Prior to a cell forming process, heat treatment equivalent to that employed in cell forming process is performed, the pixel electrode is imparted with anti-fragile properties by generating hillocks or whiskers, a light shielding interlayer insulation film is formed on the pixel electrode, hillocks or whiskers are removed by CMP represented by mechanical polishing and the surface of the pixel electrode is made flush with the surface of the light shielding interlayer insulation film.例文帳に追加

セル組み工程以前に、セル組み工程で用いる加熱処理と同等の熱処理を施し、画素電極にヒロックやウィスカーを発生させ耐脆性をもたせ、画素電極上に遮光性層間絶縁膜を形成し、機械研磨に代表されるＣＭＰによってヒロックやウィスカーを除去するとともに画素電極表面と遮光性層間絶縁膜の表面を同一表面にする。 - 特許庁

In the semiconductor device where an interlayer insulation layer 13 is formed on a semiconductor chip 30, and a sealing resin layer 19 for protecting the semiconductor chip 30 from external atmosphere and at the same time bump electrodes 20 used as external connection terminals are provided, at least the interlayer insulation layer 13 is formed by using resin with a specific low thermal coefficient of expansion and a specific low modulus of elasticity.例文帳に追加

半導体チップ３０上に層間絶縁層１３が形成され、さらに半導体チップ３０を外部雰囲気から保護する封止樹脂層１９を有すると共に、外部接続端子としての突起状電極２０を備えた半導体装置において、少なくとも層間絶縁層１３を特定の低熱膨張率及び特定の低弾性率を有する樹脂を用いて形成する。 - 特許庁

The semiconductor device comprises: the gate electrode 2 so formed as to include a linear portion; dummy electrode 18 formed on an extension line of the linear portion of the gate electrode 2; stopper insulation film 5; side wall insulation film 3; interlayer insulation film; and linear contact section 11 extended in parallel with the linear portion of the gate electrode 2 when viewed from the top.例文帳に追加

半導体装置は、直線部分を含むように形成されたゲート電極２と、上記直線部分の延長上の位置において形成されたダミー電極１８と、ストッパ絶縁膜５と、サイドウォール絶縁膜３と、層間絶縁膜と、上から見たときに上記直線部分に平行に延びる直線状コンタクト部１１とを備える。 - 特許庁

To prevent a side etching of the interface between layers of metal wiring and to reduce voids occurred when an interlayer insulation film is formed and to stabilize contact resistance even if a contact hole for connection with a metal wiring layered on the insulation film has a borderless structure.例文帳に追加

積層構造の金属配線界面のサイドエッチング発生を防止して、層間絶縁膜成膜時のボイドを抑制すると共に、その上層のメタル配線との接続のためのコンタクトホールがたとえボーダレス構造であっても、コンタクト抵抗を安定化させることを目的とする。 - 特許庁

Since an insulation film containing hydrogenation polysiloxane is employed as the interlayer insulation film 103 and etching is carried out using etching gas containing at least fluorocarbon gas and oxidation based gas, such a structure as the deterioration layer 105 of hydrogenation polysiloxane on the processing surface is thick at the upper part and thin at the lower part is obtained.例文帳に追加

水素化ポリシロキサンを含む絶縁膜を層間絶縁膜１０３として用い、エッチングガスとしてフロロカーボンガスと酸化系ガスを少なくとも含むエッチングにより加工するため、水素化ポリシロキサンの加工面での変質層１０５が上部で厚く、下部で薄い構造が得られる。 - 特許庁

To provide an aqueous dispersion for chemical mechanical polishing, which reduces a polishing speed for a low-permittivity insulation film, achieves both high polishing speed and high planarization characteristics for an interlayer insulation film (a cap layer) such as a barrier metal film and TEOS film, and prevents metallic contamination of a wafer.例文帳に追加

低誘電率絶縁膜に対する研磨速度を低減して、バリアメタル膜およびＴＥＯＳ膜などの層間絶縁膜（キャップ層）に対する高研磨速度と高平坦化特性を両立でき、かつ、ウエハの金属汚染の少ない化学機械研磨用水系分散体を提供する。 - 特許庁

To provide a method for forming a contact hole, having proper metal interconnection layer coverage and a semiconductor device, and to provide a method for manufacturing the same having contact hole, when an interlayer insulation film consisting of at least more than two insulation films having different etching selectivity is formed.例文帳に追加

エッチング速度の異なる少なくとも２以上の絶縁膜により層間絶縁膜が形成されている場合に、金属配線層の被覆性が良好なコンタクトホールを形成する方法、および当該コンタクトホールを有する半導体装置およびその製造方法を提供する。 - 特許庁

In the liquid crystal device, an interlayer insulation layer 191 on the lower layer side of an active matrix substrate AM and a protective film 45 equivalent to a substrate for an alignment layer 46 and a protective film equivalent to a substrate for an alignment layer of a counter substrate OP are all insulation layers formed with a polysilazane coated film.例文帳に追加

液晶装置１において、アクティブマトリクス基板ＡＭの下層側層間絶縁膜１９１、および配向膜４６の下地に相当する保護膜４５と、対向基板ＯＰの配向膜４７の下地に相当する保護膜４４は、いずれもポリシラザン塗布膜から形成した絶縁膜である。 - 特許庁

In a region S where the light-receiving surface of a photodiode is located, respective layers are removed when first wiring 15 and second wiring 17 are patterned and respective layers are also removed after a second interlayer insulation film 13 and a cover insulation film 18 are formed, respectively.例文帳に追加

フォトダイオードの受光面が位置する領域Ｓでは、第１の配線１５および第２の配線１７をパターニングする際にそれぞれの層が除去され、第２の層間絶縁膜１３およびカバー絶縁膜１８をそれぞれ形成した後にもそれぞれの層が除去される。 - 特許庁

To provide a positive dry film for solder resist capable of forming an interlayer insulation film, a planarizing film, a surface protective film, and an insulating film for a high-density mounting board excellent in resolution, adhesion and electric insulation, a cured product thereof, and a circuit board and electronic components with the cured product.例文帳に追加

解像性、密着性及び電気絶縁性に優れた層間絶縁膜、平坦化膜、表面保護膜、高密度実装基板用絶縁膜を形成しうるソルダーレジスト用ポジ型ドライフィルム及びその硬化物並びにそれを備える回路基板及び電子部品を提供する。 - 特許庁

To provide a radiation sensitive resin composition suiting application in a surface protective layer, an interlayer insulation film, and an insulation film for a high density packaging board capable of very thick application and alkali development, and capable of providing a hard object with high resolution, superior tensile elongation after fracture, and superior heat resistance.例文帳に追加

高膜厚塗布及びアルカリ現像が可能であるとともに、解像度の高く、引張破断伸びに優れかつ耐熱性に優れた硬化物を得ることが可能な、表面保護膜、層間絶縁膜、及び高密度実装基板用絶縁膜用途に適した感放射線性樹脂組成物を提供する。 - 特許庁

Alternatively, the lower layer metallization can be prevented from spreading to an interlayer insulation film by forming a thick metal layer having high electrical conductivity, so as to exhibit high antidiffusion effect of lower layer metallization for embedding a level difference occurring at the opening in the anitidiffusion insulation film.例文帳に追加

また、拡散防止絶縁膜の開口部に生じる段差部を埋め込むように、電気伝導度が高く、かつ、下層配線金属の拡散防止効果の高い金属層を厚く形成することにより、下層配線金属の層間絶縁膜への拡散を防止することができる。 - 特許庁

As a result, since a recessed part corresponding to the making hole 20M cannot be formed easily on the silicon oxide layer, that is to become an interlayer insulation film 4 after being subjected to CMP polishing, retention of slurry at the recessed part can be suppressed.例文帳に追加

このため、ＣＭＰ研磨されて後に層間絶縁膜４となるシリコン酸化物層にマーク用孔２０Ｍに対応した凹部が形成されにくいので、かかる凹部へのスラリーの残留が抑制される。 - 特許庁

Next, a part of the wiring laminated part is removed by dry etching and a preliminary opening part C1a is formed with a provision that a whole surface of the movable electrode 20 is covered with a part of the first interlayer insulation film 16.例文帳に追加

次に、可動電極２０の全面が第一層間絶縁膜１６の一部で覆われるように残して配線積層部の一部をドライエッチングにより除去し予備開口部Ｃ１ａを形成する。 - 特許庁

At the pad, the barrier metal layers 40a and 40c are removed corresponding to a pad opening part 60, and the bottom surface of the pad part positioned under the pad opening part is in direct and close contact with the interlayer insulation layer 26.例文帳に追加

パッド部では、バリアメタル層４０ａ、４０ｃがパッド開口部６０に対応して除去され、パッド開口部下方に位置するパッド部の底面は、層間絶縁層２６に直接密着する。 - 特許庁

By the formation of the opening 11, a crack is prevented from being generated on the first interlayer insulation film 4 around it by impact upon the fusion-cutting of the fuse element 4, and reliability can be secured.例文帳に追加

この開口部１１の形成でヒューズ素子４の溶断時の衝撃で周辺の第１の層間絶縁膜４にクラックが発生するのが防止されて、信頼性を確保することができる。 - 特許庁

To provide a semiconductor device wherein dielectric strength between an upper-layer interconnection and a lower-layer interconnection is kept constant and the thickness of an interlayer insulation film in the other parts can be made small.例文帳に追加

上層配線と下層配線との間の絶縁耐圧を一定以上に維持しつつ、それ以外の部分の層間絶縁膜の膜厚を小さくすることができる、半導体装置を提供する。 - 特許庁

To provide a method for forming buried metallization by a buried metallization method (damascene method) in which erosion is suppressed at the time of CMP and metal diffusion into an interlayer insulation film is prevented.例文帳に追加

ＣＭＰ時のエロージョンが抑制され、かつ層間絶縁膜内への金属拡散が防止された、埋め込み金属配線法（ダマシン法：Damascene）による埋め込み金属配線の形成方法を提供する。 - 特許庁

Then the determined voltage born by interlayer insulation is compared with the partial discharge characteristic and voltage-applied life-time characteristic of the electric rotating machine.例文帳に追加

層間絶縁分担電圧が層間絶縁の部分放電電圧未満か、層間絶縁分担電圧における課電寿命が回転電機全体の余寿命以上の場合には、供試インバータで駆動可と判断する。 - 特許庁

The flexible printed wiring board 1 has constitution wherein the interlayer connection 6 is formed of a complex in which the gap of a compact 7 which is formed by insulation displaced molding of metallic particles 7a is filled with solder 8.例文帳に追加

本発明のフレキシブルプリント配線板１は、層間接続部６が金属粒子７ａを圧接成形した成形体７の間隙に半田８を充填した複合体で形成された構成を有する。 - 特許庁

A copper wiring layer 114 becoming the uppermost layer of a seal ring 110 is formed in an interlayer insulation film 109 on a silicon substrate 101, and an aluminum wiring layer 141 covering its upper surface is formed.例文帳に追加

シリコン基板１０１上の層間絶縁膜１０９に、シールリング１１０の最上層となる銅の配線層１１４を形成し、その上面を覆うアルミ配線層１４１を形成する。 - 特許庁