| 例文 |
interlayer insulationの部分一致の例文一覧と使い方
該当件数 : 1025件
To provide a cleaning composition for sufficiently removing plasma etching residue on a semiconductor substrate without damaging a wiring structure and interlayer insulation structure, and to provide a method of manufacturing a semiconductor device using the cleaning composition.例文帳に追加
配線構造や層間絶縁構造を損傷することなく、半導体基板上のプラズマエッチング残渣を十分に除去しうる洗浄組成物、及び前記洗浄組成物を用いた半導体装置の製造方法を提供すること。 - 特許庁
A first conductive film for wiring on a semiconductor substrate 101 is etched with a first via contact 106 as a mask to form a first layer wiring 1 03A, and a second interlayer insulation film 108 is deposited.例文帳に追加
第1のビアコンタクト106をマスクとして半導体基板101上の第1の配線用導電膜に対してエッチングを行なって第1層配線103Aを形成した後、第2の層間絶縁膜108を堆積する。 - 特許庁
To provide a resin composition which gives cured items excellent in flexibility and resistances to soldering heat, heat degradation, and electroless gold plating, can be developed with an organic solvent or a dilute alkali solution, and is suitable for solder resists and interlayer insulation layers.例文帳に追加
硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダ−レジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁
Furthermore, in a memory cell having a ferroelectric capacitor, a bit line 16 and a plate line 17 are arranged above the ferroelectric substance capacitor with the interlayer insulation film 18 interposed, and the bit line and plate line are arranged at high density.例文帳に追加
また、強誘電体キャパシタを有するメモリセルにおいて、ビット線16およびプレート線17が層間絶縁膜を介して強誘電体キャパシタの上部に配設され、上記ビット線およびプレート線が高密度に配設される。 - 特許庁
A lower wire 101 comprising a first barrier metal film 102, a wire metallic film 104, and a second barrier metal film 106 is formed on a semiconductor substrate (not shown), and an interlayer insulation film 108 is formed on the wire 101.例文帳に追加
半導体基板(不図示)上に、第一のバリアメタル膜102、配線金属膜104、および第二のバリアメタル膜106により構成された下層配線101を形成し、その上に層間絶縁膜108を形成する。 - 特許庁
To manufacture a wiring board having excellent electrical properties, a high reliability, etc. by forming a via hole having a good shape surely and efficiently by irradiating a laser on an interlayer insulation layer on a composite base material.例文帳に追加
複合下地材上の層間絶縁層に対してレーザー照射を行うことにより、形状のよいビア穴を確実にかつ効率よく形成でき、もって電気的特性や信頼性等に優れた配線基板を製造すること。 - 特許庁
An interlayer insulation film including lower layer wirings of the predetermined shapes is formed on a semiconductor substrate, and a first groove aperture and a first hole aperture are simultaneously formed by a half-etching method in the first photolithography process.例文帳に追加
所定の形状の下層配線を有する層間絶縁膜を、半導体基板上に形成し、一回目のフォトリソグラフィ工程で、第一の溝状開口部と第一の孔状開口部とをハーフエッチングにより同時に形成する。 - 特許庁
To provide a semiconductor device capable of increasing the insulation breakdown voltage between lower wiring and upper wiring without entirely thickening an interlayer insulating film interposed between the lower wiring and upper wiring.例文帳に追加
下層配線と上層配線との間に介在される層間絶縁膜を全体的に肥大化(厚膜化)させることなく、下層配線と上層配線との間の絶縁耐圧の向上を図ることができる、半導体装置を提供する。 - 特許庁
CURABLE RESIN COMPOSITION, CURED PRODUCT THEREOF, RESIN COMPOSITION FOR PRINTED WIRING BOARD, PRINTED WIRING BOARD, RESIN COMPOSITION FOR FLEXIBLE WIRING BOARD, RESIN COMPOSITION FOR SEMICONDUCTOR SEALING MATERIAL AND RESIN COMPOSITION FOR INTERLAYER INSULATION MATERIAL FOR BUILD-UP SUBSTRATE例文帳に追加
硬化性樹脂組成物、その硬化物、プリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物 - 特許庁
After a polysilicon film is formed on the entire surface of an interlayer insulation film 9, with a resist having a predetermined opening pattern as a mask, the polysilicon film is anisotropically dry-etched, thereby forming a polysilicon film 22a that contacts with a plug layer 11.例文帳に追加
ポリシリコン膜を層間絶縁膜9上の全面に形成した後、所定の開口パターンを有するレジストをマスクとして、ポリシリコン膜を異方性ドライエッチングすることにより、プラグ層11に接触するポリシリコン膜22aを形成する。 - 特許庁
By reducing the stress caused by the difference in thermal expansion between the IC chip 20, the core substrate 30 is relaxed by the filler resin 34, thus protecting an interlayer insulation layer 50 against stripping or cracking.例文帳に追加
充填樹脂34の弾性率を下げることで、充填樹脂34によりICチップ20とコア基板30との間の熱膨張差により生じる応力を緩和させ、層間樹脂絶縁層50の剥離、クラックの発生を防ぐ。 - 特許庁
The interlayer insulation film covers a plurality of gate wirings 16 extending parallel to each other, and the void 19 and the contact plugs 22 are formed between adjoining two gate wirings 16 among a plurality of gate wirings 16.例文帳に追加
層間絶縁膜は、相互に並行して延在する複数のゲート配線16を被覆しており、ボイド19及びコンタクトプラグ22は、複数のゲート配線16のうち隣接する2つのゲート配線16の間に形成されている。 - 特許庁
A pair of magnetic tunnel junction structures composed of lower magnetic layers 9 and 9, barrier films 10 and 10, upper magnetic layers 11 and 11, and dummy films 16 and 16 are formed respectively on the antiferromagnetic films 8, while being insulated and separated with an interlayer insulation film 12.例文帳に追加
各反強磁性膜8上に、下磁性層9,9、バリア膜10,10、上磁性層11,11及びダミー膜16,16からなる一対の磁気トンネル接合構造を、層間絶縁膜12でそれぞれ絶縁分離して形成する。 - 特許庁
This is heated to eliminate gas in the interlayer insulation film 6 to quickly cool it down to a substrate holder temperature, and after impurities in the contact hole 6A are removed by RF plasma annealing, a wiring layer 7 is formed as a desirable pattern.例文帳に追加
これを加熱して層間絶縁膜6中のガス除去して基板ホルダ温度まで急速冷却し、RFプラズマアニールによりコンタクトホール6A中の不純物を除去した後配線層7を所望のパターンに形成する。 - 特許庁
A void 19 is formed in the interlayer insulation film to connect adjoining two contact plugs 22 to each other among the contact plugs 22, and a void interconnection 21 is embedded in the void 19 to connect the two contact plugs 22 with each other.例文帳に追加
層間絶縁膜には、複数のコンタクトプラグ22のうち隣接する2つのコンタクトプラグ22をつなぐボイド19が形成され、ボイド19内には、2つのコンタクトプラグ22を相互に接続するボイド内配線21が埋め込まれている。 - 特許庁
To obtain a resin composition which gives a cured item excellent in flexibility and resistances to soldering heat, heat degradation, and nonelectrolytic gold plating, can be developed with an organic solvent or a dilute alkali solution, and is suitable for a solder resist and an interlayer insulation layer.例文帳に追加
硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用、層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁
When forming an embedded contact in the semiconductor device composed by fabricating one or more semiconductor elements on a silicon substrate 101, an interlayer insulation film 109 is formed on the entire surface of a semiconductor element layer (first process).例文帳に追加
シリコン基板101上に1又は複数の半導体素子が作り込まれてなる半導体装置に埋め込みコンタクトを形成するにあたり、半導体素子層の全面に層間絶縁膜109を形成する(第1工程)。 - 特許庁
To provide an epoxy resin composition for a prepreg that enhances interlayer adhesion of a printed wiring board after moisture absorption and thereby enhances insulation reliability of the printed wiring board, and to provide a prepreg, a laminated board and a printed wiring board using the same.例文帳に追加
吸湿後のプリント配線板の層間密着性が向上し、プリント配線板の絶縁信頼性を高めることができるプリプレグ用エポキシ樹脂組成物、それを用いたプリプレグ、積層板、およびプリント配線板を提供する。 - 特許庁
Image information is displayed by line sequential driving method using a lower electrode as a signal line and the upper bus electrode as a scanning line with the upper bus electrode constituted with multilayer interconnection connected through through holes in an interlayer insulation layer.例文帳に追加
層間絶縁層のスルーホールを介して接続された多層配線により構成された上部バス電極を用い下部電極を信号線、上部バス電極を走査線として、線順次駆動方式により画像情報を表示する。 - 特許庁
To provide a polyester film suitable for a substrate to form a film interlayer insulation material, which is used for a multilayer printed wiring board manufactured using a build-up method to correspond to fine division and densification of the wiring.例文帳に追加
配線の微細化および高密度化に対応するためのビルドアップ法で製造する多層プリント配線板に用いられる、フィルム状の層間絶縁材料を形成するための支持体として好適なポリエステルフィルムを提供する。 - 特許庁
To form an aperture to a ferroelectric capacitor in an interlayer insulation film and a hydrogen diffusion prevention film especially without increasing the number of processes, and without damaging the ferroelectric capacitor, and to remove unneeded residuals.例文帳に追加
徒に工程数を増加させることなく、強誘電体キャパシタにダメージを与えずに強誘電体キャパシタに対する開孔を層間絶縁膜及び水素拡散防止膜に形成し、しかも不要な残存物を除去する。 - 特許庁
To provide a film-forming composition affording a film that is uniform, causes no deposition of impurities, achieves a low dielectric constant and high metal diffusion barrier property and is therefore suitably used for producing an interlayer insulation film in an electronic device or the like.例文帳に追加
形成された膜が均一であり、不純物の析出がなく、低い誘電率や高い金属拡散バリア性が得られるため、電子デバイスなとにおける層間絶縁膜として適する膜形成用組成物を提供する。 - 特許庁
In addition, a second wiring layer 40 and a third wiring layer 42, which are set to the ground potential, are provided, in the same layer as the second bit line pair BS, /BS, opposed with each other via each bit line and interlayer insulation film 32.例文帳に追加
第2のビット線対BS,/BSと同層で、第1のビット線対BM,/BMの各々のビット線と層間絶縁膜32を介してそれぞれ対向し、互いにグランド電位に設定される第2,第3の配線層40,42を有する。 - 特許庁
There is employed the method of forming, by a plasma CVD method, the low-permittivity interlayer insulation film with the ratio of carbon to silicon of 2.5 or larger and specific permittivity of 3.8 or lower and characterized in that hydrocarbon is not used as an insulation film material when forming the film by the plasma CVD method.例文帳に追加
また、プラズマCVD法によって、珪素に対する炭素の比率が2.5以上であり、かつ比誘電率が3.8以下である低誘電率層間絶縁膜の成膜方法であって、前記プラズマCVD法によって成膜する際に、絶縁膜材料として炭化水素を用いないことを特徴とする低誘電率層間絶縁膜の成膜方法を採用する。 - 特許庁
An insulation film 31 with a thickness equal to or larger than that of a gate-insulated film 13 and thinner than an interlayer insulation film covering a gate electrode 14 is formed on the surface of a floating p-region 7, and an emitter potential region 32 with emitter potential applied is formed on it, thereby forming a relatively large capacitor between the region 7 and an emitter electrode 11.例文帳に追加
浮遊p領域7の表面上に、ゲート絶縁膜13と同じかそれよりも厚く、かつゲート電極14を覆う層間絶縁膜よりも薄い絶縁膜31を設け、その上にエミッタ電位が印加されるエミッタ電位領域32を設けることにより、浮遊p領域7とエミッタ電極11との間に比較的大きなキャパシタを形成する。 - 特許庁
The ferrodielectric material memory device comprises a lower electrode 109, a capacitance insulation film 112 consisting of a ferrodielectric material film and an upper electrode 113 which are sequentially formed on a first interlayer insulation film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferrodielectric material capacitors allocated in the word line direction and bit line direction.例文帳に追加
強誘電体メモリ装置は、半導体基板100上の第1の層間絶縁膜105の上に順次形成された下部電極109、強誘電体膜よりなる容量絶縁膜及112び上部電極113を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁
The method of manufacturing the multilayer printed wiring board comprises the processes of mounting the chip type resistor on an inner layer substrate, with a support body on the upper side and a resistor on the land side; stacking an interlayer insulation layer on the inner layer substrate; polishing the laminate; and forming a conductor layer on the polished laminate via an insulation layer.例文帳に追加
支持体を上側、抵抗体をランド側にしてチップ型抵抗体を内層基板に実装する工程と;前記内層基板に層間絶縁層を積層する工程と;前記積層板を研磨する工程と;前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有する多層プリント配線板の製造方法。 - 特許庁
To provide a photosensitive siloxane composition which is used in formation of a planarizing film for a thin film transistor (TFT) substrate having such properties as high transmittance, heat resistance and insulation, an interlayer insulation film of a semiconductor device, or a core or cladding material of an optical waveguide, and which has high sensitivity, shortens developing time, and gives a pattern film readily soluble in an alkaline aqueous solution.例文帳に追加
高い透過率、耐熱性、絶縁性の特性を有する薄膜トランジスタ(TFT)基板用平坦化膜、半導体素子の層間絶縁膜、あるいは光導波路のコアやクラッド材などの形成に用いられる、高感度で現像時間を短縮でき、パターン膜がアルカリ水溶液に容易に溶解する感光性シロキサン組成物を提供する。 - 特許庁
Drain - gate connection layers 41a and 41b are formed on a second-layer interlayer insulation layer 71, and each connects the drain - drain connection layer 31a and the gate-gate connection layer 21b, and the drain - drain connection layer 31b and the gate - gate connection layer 21a.例文帳に追加
ドレイン−ゲート接続層41a,41bは、第2層目の層間絶縁層71上に形成され、其々がドレイン−ドレイン接続層31aとゲート−ゲート接続層21b、ドレイン−ドレイン接続層31bとゲート−ゲート接続層21aを接続する。 - 特許庁
The electric discharge is suppressed as a result, so that high voltage is not applied to an external input/output terminal, and melting of not only an IC circuit but also the circuit metal line connected to the IC circuit, and breakage of the interlayer insulation film 18 are prevented.例文帳に追加
結果的に、放電が抑制されることで、高電圧が外部入出力端子に印加されず、IC回路はもちろんの事、IC回路につながる回路用金属配線の溶断や層間絶縁膜18の破壊を防止することが可能となる。 - 特許庁
To obtain a film-forming composition capable of forming a silicone-based film having an appropriate uniform thickness and suitable for use as an interlayer insulation film in a semiconductor, or the like, and excellent in heat resistance, permittivity characteristics and CMP (chemical mechanical polishing) resistance.例文帳に追加
半導体素子などにおける層間絶縁膜として使用するのに適した、適当な均一の厚さを有するシリコーン系膜が形成可能で、耐熱性、誘電率特性、CMP耐性に優れた膜形成組成物を提供すること。 - 特許庁
A semiconductor substrate 10 is manufactured by forming a light receiving part 2, a transfer electrode 3, an interlayer insulation film 4 and a light shielding film 5 on a silicon substrate 1 by a well known method and a first intermediate layer 11 having a film thickness of d_1 is formed on the semiconductor substrate 10.例文帳に追加
シリコン基板1に、公知の方法で受光部2、転送電極3、層間絶縁膜4及び遮光膜5を形成した半導体基板10を作製し、半導体基板10上に膜厚d_1の第一中間層11を形成する。 - 特許庁
To provide a radiation-sensitive resin composition having a sufficient process margin and good storage stability and giving a cured product having heat and solvent resistances, transparency and adhesion to a substrate required as an interlayer insulation film or a microlens.例文帳に追加
十分なプロセスマージンと良好な保存安定性を有し、かつ、層間絶縁膜、マイクロレンズとして必要な耐熱性、耐溶剤性、透明性、下地との密着性を備えた硬化物を与えうる感放射線性樹脂組成物を提供すること。 - 特許庁
To obtain a resin composition having excellent photosensitivity, providing a cured product excellent in flexibility, solder heat resistance, heat deterioration resistance and electroless gold plating resistance, allowing developing with an organic solvent or a dilute alkaline solution and suitable for a solder resist and an interlayer insulation layer.例文帳に追加
感光性に優れ、硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁
A first bit line pair BM, /BM for reading data from the desired memory cells of a memory cell array and a second bit line pair BS, /BS for writing data to the desired memory cells of another memory cell array are respectively formed in different layers via an interlayer insulation film 32.例文帳に追加
メモリセル列の任意のメモリセルよりデータを読み出す第1のビット線対BM,/BMと、メモリセル列の他の任意のメモリセルにデータを書き込む第2のビット線対BS,/BSとは、層間絶縁膜32を介して、それぞれ異なる層に形成される。 - 特許庁
To provide a material for forming an interlayer insulation film for a semiconductor device or the like which has a low dielectric property and enables the formation of a coating film by short-time baking if being used on a base material (or substrate), with the coating film having superior heat resistance, crack resistance, and CMP resistance.例文帳に追加
基材(又は基板)上に適用すると短時間焼成で塗膜が形成され、この塗膜は耐熱性、クラック耐性、CMP耐性に優れ、低誘電性であり半導体素子などにおける層間絶縁膜形成用材料を得る。 - 特許庁
The electrode pad PAD is essentially an aluminum layer 11 connected to an inside conductive region, is formed on an interlayer insulation film 10 such as an SiO_2 film, and is so structured as to be exposed in an opening of a passivation film 12 formed in the most upper layer.例文帳に追加
電極パッドPADは、内部の導電領域と接続される実質的なアルミニウム層11で、SiO_2膜などの層間絶縁膜10上に形成され、最上層のパッシベーション膜12の開口部に露出するように構成されている。 - 特許庁
In a structure for connecting a switching element to a pixel electrode via contact holes 43a, 43b, 43c and 43d formed in an interlayer insulation film on an active matrix substrate 13, the positions of respective contact holes 43a, 43b, 43c and 43d are irregularly arranged among a plurality of pixel regions 32a, 32b, 32c and 32d.例文帳に追加
アクティブマトリクス基板13上の層間絶縁膜に形成したコンタクトホール43a,43b,43c,43dを介して、スイッチング素子と画素電極とを接続する構造において、複数の画素領域32a,32b,32c,32d間でそれぞれのコンタクトホール43a,43b,43c,43dの位置を不規則に配置する。 - 特許庁
To provide a curable resin which gives a curable resin composition which is curable at low temperatures, can be developed with an aqueous dilute alkali solution by a photo method, and is suitable as a solder resist for a printed circuit board or as an interlayer insulation film for a build-up substrate or a chip mounted substrate.例文帳に追加
低温硬化性で、フォト法による希アルカリ水による現像が可能で、プリント配線板のソルダーレジストやビルドアップ基板やチップ実装基板用の層間絶縁膜として好適な硬化性樹脂及び組成物を提供する。 - 特許庁
This semiconductor board includes an underlayer wire 13 on a base film 11, and a position detecting channels 15 indicating a reference position of the processing pattern as well as a contact hole 14 is pattern-formed on an interlayer insulation film 12 formed on the upper surface.例文帳に追加
この半導体基板は、下地膜11上に下層配線13を有し、その上面に形成された層間絶縁膜12には、コンタクトホール14とともにその加工パターンの基準位置を示す位置検出溝15がパターン形成されている。 - 特許庁
To provide a polishing agent and a polishing method allowing efficient and uniform polishing at high speed without scratch and also allowing easy process management in the CMP technology of smoothening an interlayer dielectric film, BPSG film, and insulation film for shallow trench isolation.例文帳に追加
層間絶縁膜、BPSG膜、シャロートレンチ分離用絶縁膜を平坦化するCMP技術において、研磨を研磨傷なく、効率的、高速、均一にかつ研磨プロセス管理も容易に、行うことができる研磨剤及び研磨方法を提供する。 - 特許庁
To provide a positive radiation-sensitive composition which can form an interlayer insulation film having excellent surface hardness and solvent resistance as well as adequate permeability and voltage retention, excels in storage stability and has adequate radiation sensitivity.例文帳に追加
表面硬度及び耐溶剤性に優れ、充分な透過率及び電圧保持率も有する層間絶縁膜を形成可能であり、かつ保存安定性に優れ、充分な放射線感度を有するポジ型感放射線性組成物を提供する。 - 特許庁
To suppress current leakage between wiring due to diffusion of copper into an interlayer insulation film and to improve electromigration resistance by fully obtaining the step coverage of barrier and copper seed layers corresponding to the tendency toward the high aspect ratio of a groove and a connection hole.例文帳に追加
溝や接続孔の高アスペクト比化に対応し、バリア層や銅シード層のステップカバリッジを十分に得ることで層間絶縁膜中への銅の拡散による配線間での電流リークを抑制し、かつエレクトロマイグレーション耐性の向上を図る。 - 特許庁
A part of a first platinum film 15 comprising the first lower layer platinum film 15a and the second lower layer platinum film 15b existing on the second interlayer insulation film 14 is removed to form a lower electrode 15A comprising the first platinum film 15.例文帳に追加
第1の下層白金膜15a及び第2の下層白金膜15bからなる第1の白金膜15における第2の層間絶縁膜14の上に存在する部分を除去して、第1の白金膜15からなる下部電極15Aを形成する。 - 特許庁
The color image sensor includes a color filter 20 capable of controlling wavelengths of transmission light, a plurality of photodiode areas 5 which respectively receive transmission light transmitted by the color filter 20, an interlayer insulation film 4 and a plurality of microlenses 2.例文帳に追加
カラーイメージセンサーは、透過光の波長を制御可能なカラーフィルター20と、カラーフィルター20を透過した透過光をそれぞれが受光して電気信号を出力する複数のフォトダイオード領域5と、層間絶縁膜4と、複数のマイクロレンズ2と、を有する。 - 特許庁
An interlayer insulation film 6 coating a ferroeelctric capacitor structure 1 formed by a platinum electrode layer 3, a PZT film 4, and an upper platinum electrode layer 5 is formed on a Si substrate 2 by a plasma CVD method to open a contact hole 6A.例文帳に追加
Si基板2上に白金電極層3、PZT膜4、上部白金電極層5をもつて形成された強誘電体キャパシタ構造1を覆って層間絶縁膜6をプラズマCVD法により形成し、コンタクトホール6Aを開口する。 - 特許庁
A first SiN film is formed at a low temperature as a diffusion prevention film such that it covers the surface of Cu wiring pattern embedded in an interlayer insulation film, and then a second SiN film is formed thereon at a higher temperature as an etching stopper film.例文帳に追加
層間絶縁膜中に埋設されたCu配線パターン表面を覆うように低温において第1のSiN膜を拡散防止膜として形成し、その上により高温で第2のSiN膜をエッチングストッパ膜として形成する。 - 特許庁
To obtain a resin composition which, in the form of a cured product, is excellent in flexibility, soldering-heat resistance, thermal deterioration resistance electroless gold plating resistance, and flame-retardancy and is capable of being developed in an organic solvent or an alkali solution, and is suited for solder resists and interlayer insulation layers.例文帳に追加
硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、難燃性であり、有機溶剤又はアルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁
To inexpensively provide an SOI wafer in which the insulation property of an interlayer insulating oxide film is maintained at a high level even when the film is formed to have an extremely thin thickness of, for example, ≤100 nm and which is high in electrical reliability in a device manufacturing process.例文帳に追加
層間絶縁酸化膜の厚さが例えば100nm以下となるほど極めて薄く形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いSOIウェーハを低コストで提供する。 - 特許庁
To provide a method for manufacturing laminated ceramic electronic components, that can prevent the interlayer peeling between an internal electrode and a ceramic layer and the generation of cracks or the like, and can reduce insulation and appearance fail, when forming an external electrode after polishing a sintering body.例文帳に追加
焼結体を研磨した後に外部電極を形成する際、内部電極とセラミック層との層間剥離やクラック等の発生を防止し、絶縁不良や外観不良を低減できる積層セラミック電子部品の製造方法を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|