「logic element」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

METHOD OF MODELING RING NETWORK, NETWORK ELEMENT, AND LOGIC APPARATUS AND SYSTEM例文帳に追加

リングネットワークをモデリングするための方法、ネットワーク要素、論理装置及びシステム - 特許庁

Thus the arithmetic element plotted on the control logic drawing can be automatically converted into the control logic data.例文帳に追加

本構成により、制御ロジック図面上に描かれた演算要素を、自動的に制御ロジックデータに変換することができる。 - 特許庁

To provide a rewritable logic circuit which uses not a transfer gate switch, but a reconstitutable wiring logic element.例文帳に追加

トランスファーゲートスイッチを使用せずに、再構成可能布線論理素子を利用した書き換え可能な論理回路を実現する。 - 特許庁

The flux reversal of magnetization of a reconfigurable micromagnetic logic element with a high impedance micromagnetic memory element, the magnetic logic element, and the spin field effect transistor connected in multiple-stage manner is obtained.例文帳に追加

高インピーダンスの微小磁気メモリ素子及び磁気論理素子やスピン電界効果トランジスタを多段に接続した再構成可能微小磁気論理素子の磁化反転が可能となる。 - 特許庁

Delay violation rate is recalculated every time when operation speed of logic element is increased.例文帳に追加

論理素子の動作速度を速くする毎にディレイ違反率を再計算する。 - 特許庁

EMBODYING METHOD FOR FULL OPTICAL XOR LOGIC ELEMENT USING SEMICONDUCTOR OPTICAL AMPLIFIER例文帳に追加

半導体光増幅器を用いた全光ＸＯＲ論理素子の具現方法 - 特許庁

As a logic element, a commercial field programmable gate array can be used.例文帳に追加

論理素子として、市販のフィールドプログラマブル・ゲート・アレイを用いることが可能である。 - 特許庁

EMBODYING APPARATUS AND METHOD FOR ALL-OPTICAL OR LOGIC ELEMENT USING SINGLE SOA例文帳に追加

単一ＳＯＡを利用した全光ＯＲ論理素子具現装置及び方法 - 特許庁

IMPERFECT LOOKUP TABLE CAPABLE OF FRACTURING FOR LOGIC ELEMENT WITH HIGH AREA EFFICIENCY例文帳に追加

面積効率の高い論理要素のためのフラクチャ可能な不完全ルックアップテーブル - 特許庁

The arithmetic core 65 serves a function as a logic variable arithmetic element.例文帳に追加

演算コア６５は、論理を変更可能な演算エレメントとしての機能を果たす。 - 特許庁

By this constitution, it becomes possible to change a value written in the memory element 51 to a logic signal and to read the logic signal with high reliability.例文帳に追加

この構成により、メモリ素子に書き込んだ値を、高い信頼性で論理信号へ変換し読み出すことが可能となる。 - 特許庁

A logic unit 3 is provided to conduct switching between a water supply valve 42, and the one-element controller 2 and the three-element controller 1.例文帳に追加

給水制御弁４２と、１要素制御と３要素制御とを切り換える論理器３とが設けられる。 - 特許庁

To show logic for improving an electric characteristic of a photoelectric conversion element.例文帳に追加

光電変換素子の電気的特性向上の筋道を示すことを課題とする。 - 特許庁

Pixel element isolation films of the above-mentioned pixel region include side walls with slope angles smaller than those of side walls of logic element isolation films of the above-mentioned logic regions.例文帳に追加

前記ピクセル領域のピクセル素子分離膜は前記ロジック領域のロジック素子分離膜の側壁達より小さな傾斜度を有するピクセル素子分離膜の側壁を含む。 - 特許庁

A rate determination logic element (14) selects a rate at which to encode speech.例文帳に追加

このレート決定論理要素（１４）は、音声を符号化するためのレートを選択する。 - 特許庁

To provide a time division logic circuit, along with a logic element reduction method thereof, capable of reducing a chip size by reducing logic elements, concerning the time division logic circuit wherein a set of logic circuits, which operate in a time division manner and do not overlap with each other in a time dividing operation, is present.例文帳に追加

時分割で動作し、かつお互いに時分割動作で重ならない論理回路の組が存在する時分割論理回路において、論理素子を減縮し、チップサイズを縮小化できる時分割論理回路およびその論理素子減縮方法を提供する。 - 特許庁

A memory resources 110 are selectively accessible by the at least one high-density logic device and direct execution logic element.例文帳に追加

メモリリソース１１０は、少なくとも１つの高密度ロジックデバイス及びダイレクト・エクセキューション・ロジック要素によって、選択的にアクセス可能である。 - 特許庁

To perform the automatic synthesis of a logic circuit optimizing a computing element and thereby reducing a circuit scale in the high order synthesis of the logic circuit.例文帳に追加

論理回路の高位合成において、演算器を最適化して回路規模を削減した論理回路の自動合成を実現する。 - 特許庁

To prevent the degradation of element characteristics caused by high integration when a high performance logic element and a high quality memory element are formed on the same substrate to form an embedded element.例文帳に追加

高性能論理素子と高品質メモリー素子とを同一基板上で形成する混載素子の形成において、高集積化がもたらす素子特性の劣化を改善する。 - 特許庁

Each HLE can provide a part of a perfect function of the FPGA logic element (LE).例文帳に追加

各ＨＬＥは、ＦＰＧＡ論理素子（ＬＥ）の完全機能の一部を提供可能である。 - 特許庁

To reduce the LSI area of a process element array logic circuit and power consumption for the circuit.例文帳に追加

プロセスエレメントアレイ論理回路のＬＳＩ面積の低減と消費電力の削減を図る。 - 特許庁

The logic element 60 can configure a hardware module 61 by the dynamic reconfiguration.例文帳に追加

論理エレメント６０は動的再構成によりハードウェアモジュール６１を構成可能である。 - 特許庁

To prevent the surface of a semiconductor substrate projecting in a logic element formation region from being overetched in a manufacturing method for a semiconductor storage where a MONOS type memory element and a MOS type logic element are mixedly mounted.例文帳に追加

ＭＯＮＯＳ型のメモリ素子とＭＯＳ型のロジック素子とを混載する半導体記憶装置の製造方法において、ロジック素子形成領域に出する半導体基板の表面がオーバエッチングされないようにする。 - 特許庁

In an LSI analysis device 300, a logic element pair extraction part 302 extracts an unselected logic element pair when an input part 301 inputs circuit description information 302.例文帳に追加

ＬＳＩ解析装置３００は、入力部３０１により回路記述情報３２０が入力されると、論理素子ペア抽出部３０２により未選択の論理素子ペアを抽出する。 - 特許庁

It extracts a document logic element area from the paragraph area by providing a character recognizing result and a layout analyzing result to a document logic element extracting part 13, and carries out order setting respectively to a document logic element area and a graph/table area with a reading order setting part 14.例文帳に追加

文字認識結果とレイアウト解析結果を文書論理要素抽出部１３に与えて文章領域から文書論理要素領域を抽出し、読み順設定部１４にて文書論理要素領域と図表領域の各領域に対して順序付けを行う。 - 特許庁

For signal wiring formed on each different wiring layer in order to interconnect a first logic element and a second logic element arranged on a semiconductor integrated circuit and interconnected through vias, timing analysis is performed between the first logic element and the second logic element (S02), an a decision is made whether a signal propagation delay time satisfies a specified reference value or not (S03, S04).例文帳に追加

半導体集積回路に配置される第１論理素子と第２論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第１論理素子と前記第２論理素子間のタイミング解析をおこない（Ｓ０２）、信号伝播遅延時間が所定の基準値を満たすか否かを判定する（Ｓ０３、Ｓ０４）。 - 特許庁

A memory part 102 having a capacitive element 130, a logic part 104 having a logic circuit and a boundary part 106 installed between the memory part 102 and the logic part 104 are installed in a silicon substrate 101.例文帳に追加

シリコン基板１０１に、容量素子１３０を有するメモリ部１０２とロジック回路を有するロジック部１０４と、メモリ部１０２とロジック部１０４との間に設けられた境界部１０６を設ける。 - 特許庁

To provide a logic element whose power consumption is constant independently of the potential of an input signal line.例文帳に追加

入力信号線の電位によらず消費電力が一定の論理素子を提供する。 - 特許庁

To stably form a logic circuit pattern while pattern corruption of a capacitive element region is suppressed.例文帳に追加

容量素子領域のパターン崩れを抑制しつつ、ロジック回路パターンを安定的に形成する。 - 特許庁

An integrated circuit (e.g., a memory device) includes an on-die thermal sensor, a storage element (e.g., a register) and toggle logic.例文帳に追加

集積回路（メモリデバイスなど）は、オンダイサーマルセンサ、記憶素子（レジスタなど）、および、トグルロジックを含む。 - 特許庁

A controller 10 supplies the drive signal of reverse logic to a light emitting element side cathode terminal.例文帳に追加

そして、コントローラ１０が、発光素子側カソード端子に逆論理の駆動信号を供給する。 - 特許庁

In this case, the insulating film 22 for injection protection does not exist in the logic region Rlogc, thus providing shallow PN junction, and hence obtaining the logic element being suitable for refining.例文帳に追加

その際、ロジック領域Ｒlogcには注入保護用の絶縁膜２２がないので、浅いＰＮ接合を有し，微細化に適したロジック素子が得られる。 - 特許庁

To provide a device in which an operation of a logic element is performed similarly to write and read operations to a memory cell by a spin torque magnetization inversion process and the operation speeds of both the memory and the logic element are almost equal.例文帳に追加

ピントルク磁化反転過程によるメモリセルへの書き込み、読み出し動作と同様にして、論理素子の演算を行い、メモリ、論理素子いずれの動作速度もほぼ等しい装置を提供する。 - 特許庁

To provide a semiconductor element capable of programming a logic operation and being operated as a nonvolatile memory element as well.例文帳に追加

ロジック動作がプログラム可能でかつ不揮発性記憶素子としても動作することが可能な半導体素子を提供することを可能にする。 - 特許庁

The printed circuit 20 comprises a communication control unit 23 disposed between the transmission bus 22 and the connection element 21, the unit 23 comprising unidirectional communication logic gates 24_E, 24_R, and comprises a logic control circuit 30 for the logic gates 24_E, 24_R.例文帳に追加

プリント回路２０は、一方向通信の論理ゲート２４_E、２４_Rを備えた、伝送バス２２と接続要素２１間に配置された通信制御ユニット２３、および前記論理ゲート２４_E、２４_Rの論理制御回路３０を備える。 - 特許庁

The dopant layer and/or logic element isolation film side walls having smaller slope angles are provided to NMOS devices in the above-mentioned logic regions while they are not provided to PMOS devices in the above-mentioned logic regions.例文帳に追加

前記不純物層及び／又はより小さな傾斜度を有するロジック素子分離膜の側壁を前記ロジック領域のＮＭＯＳ装置に提供する一方、前記ロジック領域のＰＭＯＳ装置には提供されていない。 - 特許庁

Each of a plurality of unit logic circuits is provided with a processor element 101 and a memory device 102.例文帳に追加

複数の単位論理回路の各々は、プロセッサエレメント１０１及びメモリ装置１０２を具備している。 - 特許庁

A drive control circuit 5 is provided with a drive control function for a valve element 2 by use of anti-sticking logic.例文帳に追加

駆動制御回路５は、固着予防ロジックによる弁体２の駆動制御機能を備えている。 - 特許庁

To provide a programmable logic element which can have its program rewritten with ease, hold secrecy, and easily specify decoding key data used to decode the programmable logic element and a system for rewriting the data of a programmable logic element like this way.例文帳に追加

プログラムデータを容易に書きかえることが可能であり、かつ機密を保持することが可能であり、またプログラマブル論理素子の復号化に使用する復号化鍵データを容易に特定化できることを可能としたプログラマブル論理素子、及びこのようなプログラマブル論理素子のデータを書き換える為のシステムを提供する。 - 特許庁

To provide a semiconductor device that functions as a neuron element, potential generating device, logic transforming circuit, etc.例文帳に追加

ニューロン素子，電位発生装置，論理変換回路などとして機能する半導体装置を提供する。 - 特許庁

When no simultaneous transition input pattern is present, the extracted logic element pair is determined as a non-simultaneous transition pair.例文帳に追加

同時遷移する入力パタンがない場合、抽出論理素子ペアを非同時遷移ペアに決定する。 - 特許庁

The programmable logic device 101 consisting of programmable logical elements is provided with a first logical element 102, and a second logical element 104 having the same logic as the first logical element 102 with the lower operating speed in the upper limit of designing compared with that of the first logical element 102.例文帳に追加

プログラム可能な論理エレメントからなるプログラマブル・ロジック・デバイス１０１において、第１の論理エレメント１０２と、第１の論理エレメント１０２と同論理で、かつ動作速度の設計上限が第１の論理エレメント１０２に比較して低速である第２の論理エレメント１０４とを備える。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

The method for optimizing a design of a simultaneous code checker logic uses an unspecified condition, and a simultaneous code checker circuit reduces a logic element and a semiconductor area requirement.例文帳に追加

同時コードチェッカー論理の設計を最適化する方法は、無指定条件を用い、同時コードチェッカー回路は、論理素子及び半導体面積要件が低減される。 - 特許庁

To provide a manufacturing method for a semiconductor device that has a high-performance non-volatile memory element and a minute logic element.例文帳に追加

高性能の不揮発性メモリ素子と微細化されたロジック素子とを備えた半導体装置を実現するための製造方法を提供する。 - 特許庁