「logic-simulation」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

TIMING CHECK METHOD FOR LOGIC SIMULATION AND RECORDING MEDIUM WITH RECORDED TIMING CHECK METHOD例文帳に追加

論理シミュレーションにおけるタイミングチェック方法およびタイミングチェック方法を記録した記録媒体 - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

To provide a logic simulation device which reduces a memory quantity to be used and a simulation time in the case of simulating the entire LSI circuit being a simulation object.例文帳に追加

シミュレーション対象であるＬＳＩ回路全体に対して、シミュレーションをおこなう際に使用するメモリ量を削減、シミュレーション時間を短縮する論理シミュレーション装置の提供。 - 特許庁

Then, a decision logic is dynamically switched according to the progress of simulation, so that the simulation which is more close to reality can be performed.例文帳に追加

これによりシミュレーションの進行に伴って判断ロジックがダイナミックに切り替えられ、より現実に近いシミュレーションを実施することができる。 - 特許庁

A simulation processing time using the high level abstraction model source code is shorter than a simulation time using the actual logic of the RTL.例文帳に追加

しかも、ＲＴＬの実論理を用いたシミュレーション時間に比べて高抽象度モデルソースコードを用いたシミュレーション処理時間の方が短い。 - 特許庁

METHOD AND DEVICE IN SFQ LOGIC CIRCUIT, BIAS CURRENT SIMULATION PROGRAM IN SFQ LOGIC CIRCUIT, AND RECORD MEDIUM WHICH RECORDS BIAS CURRENT SIMULATION PROGRAM IN SFQ LOGIC CIRCUIT例文帳に追加

ＳＦＱ論理回路におけるバイアス電流シミュレーション方法、ＳＦＱ論理回路におけるバイアス電流シミュレーション装置、ＳＦＱ論理回路におけるバイアス電流シミュレーションプログラム、ＳＦＱ論理回路におけるバイアス電流シミュレーションプログラムを記録した記録媒体 - 特許庁

This logic simulation system which displays the result of logic simulation on a screen is equipped with a result display control means which displays on the screen logic simulation result information in free-format display form displaying signal values of signal terminals only at specified time and logic simulation result information in stream display format as the time-series display format of signal values of the signal terminals including the specified time.例文帳に追加

論理シミュレーションの結果を画面に表示する論理シミュレーションシステムにおいて、指定した時刻のみの信号端子の信号値を表示するフリーフォーマット表示形式による論理シミュレーション結果情報と指定した時刻を含む信号端子の信号値の時系列表示形式となるストリーム表示形式による論理シミュレーション結果情報をそれぞれ画面上に表示するための結果表示制御手段を備える。 - 特許庁

The hardware logic simulation is performed to the hardware circuit block, based on the top module and the input pattern file.例文帳に追加

トップモジュールと入力パターンファイルに基づき、ハードウエア回路ブロックに対してハードウエアロジックシュミレーションを行う。 - 特許庁

By comparing the output pattern with a simulation result, soundness of a logic integrated circuit function is evaluated.例文帳に追加

これをシミュレーション結果と比較することにより論理集積回路機能の健全性を評価する。 - 特許庁

To accurately detect a pulse width check value by making the pulse width of an output signal of a drive circuit in logic simulation correspond to the check value of the pulse width of an output signal of the drive circuit in circuit simulation.例文帳に追加

論理シミュレーションでの駆動回路の出力信号のパルス幅と回路シミュレーションでの駆動回路の出力信号のパルス幅とが一致しない。 - 特許庁

Then, an output signal from a sequence logic part 1 is transmitted to a control process 6 or a simulation answer creation part 7 based on prescribed simulation conditions.例文帳に追加

そして、所定のシミュレーション条件に基づき、シーケンスロジック部１からの出力信号を、制御プロセス６又はシミュレーションアンサ生成部７に送信する。 - 特許庁

Then, the state data associated with the simulation model and the control system logic are synchronized with a timing and control mechanism and a simulation of the controller is executed.例文帳に追加

次いで、シミュレーションモデル及び制御システム論理に関連した状態データは、タイミング及び制御機構と同期されて、コントローラのシミュレーションが実行される。 - 特許庁

To decrease pseudo timing violation at the time of timing verification by reducing the error between the circuit simulation result and cell delay information for logic simulation.例文帳に追加

回路シミュレーション結果と論理シミュレーション用のセル遅延情報との誤差を小さくすることにより、タイミング検証時における擬似タイミング違反を減少させる。 - 特許庁

Consequently, the state of the following logic element can be reflected on the delay time of the delay element and more accurate logic simulation can be carried out.例文帳に追加

これにより、論理素子の遅延時間に、その後段の論理素子の状態を反映させることができるようになり、より正確な論理シミュレーションが可能となる。 - 特許庁

The method carries out the circuit simulation more accurately than prior arts by taking into account the number of inverted logic stages and the number of transistors in parallel configuring the inverted logic.例文帳に追加

反転論理段数や反転論理の並列数を考慮に入れることにより、従来よりも正確な回路シミュレーションを行なうことができる。 - 特許庁

To shorten the input time of an input test pattern for simulation in an LSI comprising low speed operation logic circuits and high speed operation logic circuits mixedly.例文帳に追加

低速動作論理回路と高速動作論理回路が混在するＬＳＩにおけるシミュレーション用入力テストパターンの入力時間の短縮を図る。 - 特許庁

Meanwhile, if there is no target packet, a system control part 140 instructs a logic simulator 180 to execute a logic simulation related to the received request packet, and controls disconnection from a facing connected apparatus 110 and a reconnection thereto after the completion of the logic simulation by the logic simulator 180.例文帳に追加

一方、目的パケットが無いときに、システム制御部１４０は、受信した要求パケットについての論理シミュレーションを論理シミュレータ１８０に実行させると共に、対向接続機器１１０との接続を切断し、論理シミュレータ１８０による論理シミュレーションの完了後に再接続するように制御する。 - 特許庁

The logic simulation device uses an instruction level simulator 2 for pre- and post-processing instruction groups of a test program 26 wherein machine language instructions are combined and a logic simulator 5 for an instruction group to be tested, and carries out logic simulation while transferring exchange data between the instruction level simulator 2 and logic simulator 5.例文帳に追加

論理シミュレーション装置は、機械語命令を組み合わせた試験プログラム２６の前後処理命令群には命令レベルシミュレータ２を用い、試験対象命令群には論理シミュレータ５を用いて、命令レベルシミュレータ２と論理シミュレータ５の間で交換データを転送しながら論理シミュレーションを実行している。 - 特許庁

To provide a distributed simulation system in which the exchanging frequency of a simulation event and the transfer amounts of simulation data are reduced between logic processors, the processing speed of the whole system is kept high and efficient simulation processing is performed.例文帳に追加

論理プロセッサ間での模擬イベント交換頻度及び模擬データ転送量を削減することができ、システム全体としての処理速度を高速に保ち、且つ効率的な模擬処理を実行することができる分散シミュレーションシステムを提供する。 - 特許庁

On the basis of a Force file containing the forcibly substituted description, gate-level logic simulation is implemented again.例文帳に追加

その強制代入記述を含むＦｏｒｃｅファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。 - 特許庁

To effectively conduct a regression test by reducing simulation time during verification of a logic circuit.例文帳に追加

論理回路の検証を行う際に、シミュレーション時間を短縮し、リグレッションテストを効果的に実行可能とする。 - 特許庁

Also, an operation is performed to simplify the logic of the branch condition of the cycle level model on the basis of a simulation profile.例文帳に追加

また、シミュレーションプロファイルを基に、サイクルレベルモデルの分岐条件の論理を簡単化するように動作する。 - 特許庁

Also, an answer signal from a control process 6 or an answer signal from a simulation answer generation part 7 are transmitted to a sequence logic part 1 based on the simulation conditions.例文帳に追加

また、上記シミュレーション条件に基づき、制御プロセス６からのアンサ信号又はシミュレーションアンサ生成部７からのアンサ信号を、シーケンスロジック部１に送信する。 - 特許庁

Finally, a logic simulation is performed, based on the delay time information for the digital circuit block and the repeater cell, and a circuit simulation is performed with respect to the analog circuit block.例文帳に追加

最後に、デジタル回路ブロックとリピータセルに対して遅延時間情報に基づく論理シミュレーションを実行し、アナログ回路ブロックに対して回路シミュレーションを実行する。 - 特許庁

To provide an accelerating method for logic verification capable of avoiding the repetition of unwanted simulation without manually preparing a simulation vector or software again.例文帳に追加

人手によるシミュレーションベクトルの作直しやソフトウェアの作直しを必要とせずに、不要なシミュレーションの繰返しを避けることが可能な論理検証の高速化手法を提供する。 - 特許庁

To provide a logic simulation system capable of easily confirming the normality of the simulated result and shortening time for verification by reducing time for re-executing a simulation.例文帳に追加

シミュレーション結果の正当性を容易に確認可能とし、シミュレーション再実行の時間を減らして検証時間を短縮可能な論理シミュレーションシステムを提供する。 - 特許庁

The verifier terminates logic specification verification when no NG exists when he/she refers to a result determination log 151 obtained by simulation by the logic simulator 150.例文帳に追加

検証者は、論理シミュレータ１５０によるシミュレーションにより得られた結果判定ログ１５１を参照する際に、ＮＧがなければ論理仕様検証は終了する。 - 特許庁

From description of the logic system describing the whole logic system 101 by a program language and parting information 102, simulation is conducted 103 to collect data transfer information.例文帳に追加

１０１の論理システム全体をプログラム言語にて記述した論理システム記述と１０２の分割情報から、１０３でシミュレートしてデータ転送情報を収集する。 - 特許庁

The integrated test pattern and a logic circuit are read from the compile data storage part 13 and operation of the logic circuit is simulated by using the test pattern by a simulation part 18.例文帳に追加

シミュレーション部１８は、コンパイルデータ記憶部１３から、一体化されたテストパタン及び論理回路を読み込み、該テストパタンを用いて論理回路の動作をシミュレーションする。 - 特許庁

A plurality of simulation databases is formed to correspond respectively to a plurality of logic circuits, and pieces of initial state setting information of respective elements required for constituting the plurality of logic circuits are held individually in the respective formed simulation databases.例文帳に追加

複数の論理回路にそれぞれ対応する複数のシミュレーションデータベースを形成し、複数の論理回路を構成するのに必要な各素子の初期状態設定情報を上記形成した各シミュレーションデータベースに個別に保持する。 - 特許庁

To advance a simulation cycle by read access to a storage element during data reference to a storage element for preventing excess time consumption for speedup of logic simulation verifying a logic circuit in LSI development.例文帳に追加

ＬＳＩ開発における論理回路を検証する論理シミュレーションにおいて、記憶素子のデータ参照時に該記憶素子へのリードアクセスによってシミュレーションサイクルを進めて余分な時間を消費することを無くし、シミュレーションを高速化する。 - 特許庁

By providing them inside one logic simulation environment, the occurrence of the parity error can be controlled on a program during simulation execution fully using an address to the hard macro (memory) logic-simulating function model from a CPU core.例文帳に追加

これらを一つの論理シミュレーション環境内に設けることで、ＣＰＵコアからハードマクロ（メモリ）論理シミュレーション用機能モデルへのアドレスをフルに利用したシミュレーション実行中にパリティエラーの発生をプログラム上でコントロールできる。 - 特許庁

Then simulation of past and present logics in arithmetic processing under a specific situation is performed by a simulation procedure to present the appropriateness of logic edition and logic robustness for a plurality of situation data.例文帳に追加

そして、シミュレーション手順により、演算処理の過去および現在のロジックに対し特定の状況に対するシミュレーションを行い、ロジック編集の妥当性や複数の状況データに対するロジックの頑健性を提示するようにした。 - 特許庁

To provide a fault verification system for logic circuit which can perform fault verification at a function description level before logic composition by performing logic simulation at the function description level and analyzing a function description file.例文帳に追加

機能記述レベルでの論理シミュレーションを行うと共に、機能記述ファイルを解析し、論理合成を行う前の機能記述レベルでの故障検証が可能な論理回路の故障検証システムを提供する。 - 特許庁

To enhance the efficiency of debug by making a logic simulation result correspond to an input and output condition of a device.例文帳に追加

論理シミュレーション結果とデバイスの入出力状態を対応付けることにより、デバッグの効率を向上させる。 - 特許庁

To accurately reflect delay caused by the parasitic capacity of the same wiring layer on the logic simulation of an integrated circuit.例文帳に追加

集積回路の論理シミュレーションに、同一配線層の寄生容量に起因する遅延を精度良く反映させる。 - 特許庁

Based on the circuit delay value information obtained in this way, timing is verified by the logic simulation executing means 107.例文帳に追加

このようにして得られた回路遅延値情報を元に論理シミュレーション実行手段１０７でタイミング検証を行う。 - 特許庁

This hardware acceleration system for the function simulation is provided with a general circuit board having a logic chip and a memory.例文帳に追加

機能シミュレーションのためのハードウェア・アクセラレーション・システムであって、論理チップ及びメモリを有する汎用回路基板を備える。 - 特許庁

A storing part 14 stores register information showing a plurality of registers combined on the basis of logic design information of a logic circuit, waveform data being an execution result of a logic simulation about the logic circuit including the plurality of registers, and constraints for determining a comparison condition of the waveform data.例文帳に追加

記憶部１４は、論理回路の論理設計情報に基づいて合成された複数のレジスタを示すレジスタ情報と、複数のレジスタを含む論理回路についての論理シミュレーションの実行結果である波形データと、波形データの比較の条件を定める制約条件とを格納する。 - 特許庁

To provide a logical simulation device and a logical simulation method for effectively verifying a failure of a logic circuit which is caused under complicated conditions.例文帳に追加

本発明の課題は、複雑な条件で発生する論理回路の障害を効果的に検証する論理シミュレーション装置及び論理シミュレーション方法を提供すことを目的とする。 - 特許庁

A measurement circuit addition section 4 generates a logic circuit for simulation operation by adding a measurement circuit to a given number of flip-flops from the higher side of the electric power effect degree to a logic circuit.例文帳に追加

計測回路追加部４は、論理回路に対して、電力影響度が高い方から所定数のフリップフロップに対して計測回路を追加し模擬動作用論理回路を生成する。 - 特許庁

To provide a simulation method capable of reducing the time to verify the logic operations of LSI by automatically creating a data input/output circuit between an untimed operation model and a mounted logic circuit.例文帳に追加

アンタイムド動作モデルと実装された論理回路間のデータの入出力回路を自動作成し、ＬＳＩの論理動作の検証時間を削減可能なシミュレーション方法を提供する。 - 特許庁

To suppress the occurrence of clock skew at the time of logic simulation concerning the logic circuit of gated clock design.例文帳に追加

ゲーテッドクロック設計された論理回路についての論理シミュレーション時におけるクロックスキューの発生を抑制する論理シミュレーション用ディレイ情報を生成する生成装置及び生成方法を提供する。 - 特許庁

Thus, various delay states are prepared in the logic simulation stage of the RTL31 prior to logic synthesis, and to accurately and efficiently perform the operation verification of the asynchronous circuit.例文帳に追加

これにより、論理合成前のＲＴＬ３１の論理シミュレーション段階で各種遅延状態を作り出し、非同期回路の動作検証を精度良く効率的に行うことができる。 - 特許庁

A logic cone extraction means 23 performs a symbol simulation from the object code 15 in reference to the corresponding information 13 and the compile information 16 to extract a logic cone 17.例文帳に追加

論理コーン抽出手段２３は、対応情報１３及びコンパイル情報１６を参照して、オブジェクトコード１５から、シンボルシミュレーションを行って、論理コーン１７を抽出する。 - 特許庁