「logical error」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide an approach on the basis of a principle to a spatiotemporal signal constellation design that can further sufficiently accomplish a logical advantage of a high data rate and a low error probability.例文帳に追加

高データレートおよび低エラー確率の理論的な利益をさらに十分に成し遂げる時空信号コンステレーションの設計に対する、原則にもとづいたアプローチを提供すること。 - 特許庁

When a TLB comparison part 20 determines a TLB error in a logical address of a page to be accessed by a program, and an EAB comparison part 21 determines that the logical address does not exist in an EAB 17 in which already accessed logical addresses are included, a delay control part 22 delays timing of reading a correspondence entry from a page table 25 by predetermined time.例文帳に追加

ＴＬＢ比較部２０が、プログラムによるアクセス対象となるページの論理アドレスにおいてＴＬＢミスが発生したと判定し、且つ、ＥＡＢ比較部２１が、当該論理アドレスが、既にアクセス対象となった論理アドレスが含まれるＥＡＢ１７に存在しないと判定したとき、遅延制御部２２が、ページテーブル２５から対応エントリを読み出すタイミングを所定時間遅延させる。 - 特許庁

If an illegal logical state which is not defined or illegal for the bus request control line 53 or affirmative answer control line 56 is detected, this circuit gives an error value to a data transmission entity.例文帳に追加

データバス要求制御線（５３）または肯定応答制御線（５６）において定義されていないもしくは違法の論理状態が検出された場合、この回路はデータ送信エンティティにエラー値を与える。 - 特許庁

To provide a wiring display method for displaying information relevant to layout necessary for a changing operation for error elimination in a display form by which the logical connection and structure of a network can be easily recognized.例文帳に追加

ネットの論理的な接続及び構造が分かり易い表示形式で、エラー解消のための変更作業に必要なレイアウトに関連する情報を表示する配線表示方法を提供する。 - 特許庁

To provide a method for designing integrated circuits comprising a logical function circuit and a self-diagnosis circuit, wherein an error detection rate can be easily calculated, a node to be monitored can be easily optimized and a node cover rate is high.例文帳に追加

容易にエラー検出率を算定することができ、モニタするノードの最適化が容易で、ノードカバー率が高い、論理機能回路と自己診断回路とからなる統合回路の設計方法を提供する。 - 特許庁

To improve the efficiency in the total system by preventing retrial error by actively performing the disconnection when the retrial of reselection is generated in an SCSI device having two or more logical units in hand.例文帳に追加

配下に複数の論理ユニットを有するＳＣＳＩデバイスにおいて、リセレクションのリトライ発生時には積極的にディスコネクトすることによりリトライエラーを回避してシステム全体の効率を向上させる。 - 特許庁

To provide a method, a system and a computer program that report a global error in a logical partitioned data processing system having a plurality of partitions running different types of operating systems.例文帳に追加

異なるタイプのオペレーティング・システムを実行している複数の区画を有する論理分割データ処理システム内におけるグローバル・エラーをレポートするための方法、装置、およびコンピュータ・プログラムを提供する。 - 特許庁

The computer including no hard disk drive can, when transmitting a complicated operation procedure for generating a system image file as well as an image file itself to the logical unit space by a process thereafter, avoid operation error due to user's unfamiliarity with flow, to reduce human error during system construction.例文帳に追加

本発明の固定ディスク装置有しないコンピュータは、システムイメージファイル作成の複雑な操作手順及び該イメージファイルをその後のプロセスでロジック単元スペースに伝送とき、使用者のフロー不慣れによる操作間違いを避け、システム構築時の人為的ミスの軽減を図る。 - 特許庁

According to instructions from a host 1 upon an error in a physical drive 4, a hierarchical control server 2 exclusively reserves a logical drive 30 and the physical drive 4, executes a diagnostic process on the exclusively reserved physical drive 4 via the exclusively reserved logical drive 30, and releases the exclusively reserved logical drive 30 and physical drive 4 after completing the diagnostic process.例文帳に追加

階層制御サーバ２が、物理ドライブ４のエラー発生時におけるホスト１からの指示に従って、論理ドライブ３０と物理ドライブ４とを排他的に確保し、排他的に確保された論理ドライブ３０を介して、上記排他的に確保された物理ドライブ４について診断処理を実行し、この診断処理の実行完了後に、上記排他的に確保された論理ドライブ３０と物理ドライブ４とを解放する。 - 特許庁

A PMOS transistor 2 for driving the output of a regulator 10, an error amplifier 3 for amplifying the voltage difference between a reference voltage and a feedback voltage, and a logical OR circuit for outputting the logical OR of the entire voltage setting terminals by changing the voltage level of at least one of voltage setting terminals A, B.例文帳に追加

レギュレータ１０の出力駆動用のＰＭＯＳトランジスタ２と、基準電圧とフィードバック電圧との電圧差を増幅する誤差増幅器３と、電圧設定端子Ａ，Ｂの少なくともいずれか１つの電圧レベルを変化させることで、全ての電圧設定端子の論理和を出力する論理和回路とを備える。 - 特許庁

Moreover, the special data setting part extracts logical address information from the special data setting request, and instructs an access part to write the magic number in the operational object data after the bit string operation in a user data storage area among storage areas corresponding to the logical address information and to write the error detection code in the operational object data after the bit string operation in a redundant area.例文帳に追加

また、特殊データ設定部は、特殊データ設定要求から論理アドレス情報を抽出し、この論理アドレス情報に対応する記憶領域のうちユーザデータ記憶領域にビット列操作後の操作対象データにおけるマジックナンバーを、冗長領域にビット列操作後の操作対象データにおける誤り検出符号を書き込むようにアクセス部に指示する。 - 特許庁

The writing processing of the logical format image data is executed in the period that user data input is executed such as user's photographing processing, wherein an apparatus is not roughly handled in moving or the like, the writing processing of the logical format image data in the information recording medium can be stably executed, and the possibility of occurrence of a writing error or the like can be reduced.例文帳に追加

また、論理フォーマットイメージデータの書き込み処理は、ユーザによる撮影処理など、ユーザデータの入力が実行されている期間であり、移動中など機器が乱暴に取り扱われる状態ではなく、情報記録媒体に対する論理フォーマットイメージデータの書き込み処理が安定して実行され、書き込みエラーなどが発生する可能性を低減することができる。 - 特許庁

To provide an optical pickup capable of securing compatibility with the detection of a focus error signal by an "astigmatism method" in logical operation, and using a conventional front end processor (FEP) while maintaining the advantage of using an "SSD method".例文帳に追加

「ＳＳＤ法」を用いることの利点をそのまま備えつつ、演算論理上は「非点収差法」によるフォーカスエラー信号の検出との互換性を確保し、従来のＦＥＰ（フロントエンドプロセッサ）を使用することができる光ピックアップを提供する。 - 特許庁

Based on this estimation, the logical unit can determine whether to perform or continue autonomous operations such as error recovery; physical maintenance of a drive mechanism or storage medium; or relative positioning between the drive mechanism and storage medium.例文帳に追加

この推定に基づき、ロジカルユニットは、エラーリカバリ、ドライブ機構又は記憶媒体の物理的メンテナンス、又はドライブ機構と記憶媒体との間の相対的ポジショニングなどの自律的処理を実行又は継続するか否か決定することが可能である。 - 特許庁

To reduce the man-hour in designing and then to shorten a circuit design time by solving timing error without performing logical design again by the minimum change of packaging data, even when a degree of freedom on the change of layout and wiring is very small.例文帳に追加

配置や配線の変更の自由度が極めて小さくなった場合でも、最小限の実装データの変更により、再論理設計を行なうことなくタイミングエラーを解消できるようにして、設計工数の削減ひいては回路設計時間の短縮を実現する。 - 特許庁

To provide a figure-learning material that enables a user to continue to enjoy while changing the difficulty level, require much trial and error, since the number of combinations increases as the number of pieces of combinable staff increases, and naturally understand a way of logical thinking for efficiently carrying out much trial and error, and an assisting device thereof.例文帳に追加

難易度を変更しながら、楽しみ続けることができると共に、組み合わせ可能なものの数の増加に従って、組み合わせの数が増大し、多量の試行錯誤が必要になることと、多量の試行錯誤を効率よく処理するための理論的な考え方とを、ユーザに自然に理解させることが可能な図形学習教材、並びに、その支援装置を実現する。 - 特許庁

Concretely speaking, which region has a possibility of a logical error is determined by setting in a specified nonvolatile storage, a flag representing a region of an HDD in which writing is to be performed when the writing in the HDD is started, resetting the flag when the writing finishes, and checking the flag when starting is performed.例文帳に追加

具体的には、ＨＤＤへの書込み開始のときにはどの領域に書き込むかを表すフラグを所定の不揮発性メモリにセットし、書込み終了時にはそのフラグをリセットするとともに、起動時にそのフラグをチェックすることでどの領域に論理エラーの可能性があるかを判断する。 - 特許庁

Logic circuits 14-1 to 14-7 perform a prescribed logical operation on the basis of the signals 102 to 106, and defines an output 108-n of a logic circuit 14-n as 1 and outputs of the other logic circuits as 0 if an error is included in the n-th bit (1 ≤ n ≤ 7) of the received code 100.例文帳に追加

論理回路１４−１〜１４−７は、信号１０２ 〜１０６ に基づいて所定の論理演算を行い、受信符号１００ のｎビット目（１≦ｎ≦７）に誤りが含まれる場合には論理回路１４−ｎの出力１０８−ｎ を１とし、その他の論理回路は出力を０とする。 - 特許庁

In a checking condition creating part 16, a checking condition logical formula, which corresponds to a checking condition to check the error of soft data of a switching equipment or the like and which is used when a data checking program 30 of the soft data is generated, is created by combining an operator and a function of a symbol with a data name of the soft data.例文帳に追加

チェック条件作成部１６において、交換機などのソフトデータの誤りをチェックするためのチェック条件に対応し、且つソフトデータのデータチェックプログラム３０を生成する際に用いられるチェック条件論理式を、ソフトデータのデータ名に、記号である演算子および関数を組み合わせることにより作成する。 - 特許庁

The scan testing signal line is connected between the registers, a logical cell including the registers is laid out, a processing is carried out, so that the wiring length of the scan testing signal line becomes the shortest as a result of the layout; and the wiring delay time of the scan testing signal line, which is made the shortest is calculated and a place where a hold time error is occurring is specified.例文帳に追加

スキャンテスト用信号線をレジスタ間に接続し、そのレジスタを含む論理セルをレイアウトし、レイアウトした結果スキャンテスト用信号線の配線長が最短となるよう処理を行い、最短化されたスキャンテスト用信号線の配線遅延時間を計算し、ホールドタイムエラーが発生している個所を特定する。 - 特許庁

A debug program generating part 3 generates a source program for debug obtained by replacing the conditional branch sentence of the source program to be debugged positioned at the designated part with a conditional branch sentence prepared by inverting the logic of a logical equation included in the conditional branch sentence, and outputs it as a source 203 for error processing check.例文帳に追加

デバッグ用プログラム生成部３は、上記指定された箇所に位置するデバッグ対象ソースプログラムの条件付き分岐文を、当該条件付き分岐文に含まれる論理式の論理を反転させて成る条件付き分岐文で置き換えたデバッグ用のソースプログラムを生成してエラー処理チェック用ソース２０３として出力する。 - 特許庁

To provide a disk array device and a consistency recovering method for a logical dive having redundant data, which are expected to perform smooth processing after restart by surely avoiding a medium error accompanied with processing interruption in the middle of write with respect to a disk array where the fault tolerance of disks is realized by redundant data.例文帳に追加

本発明は、冗長データによりディスクの耐障害性を実現したディスクアレイに於いて、書き込み途中での処理中断に伴うメディアエラーを確実に回避して再起動後に於ける円滑な処理が期待できるディスクアレイ装置および冗長データをもつ論理ドライブの一貫性回復方法を提供することを課題とする。 - 特許庁

It is an object of the invention to demonstrate a novel, further way of ensuring the allocation of station identifiers, which are needed in Profinet IO systems and on the basis of which the subsequent automatic subscriber addressing is performed by ascertaining and associating logical and physical addresses, in a simple and error-resistant manner.例文帳に追加

本発明の目的は、Ｐｒｏｆｉｎｅｔ ＩＯシステムで必要なステーション識別子の割振りを保証し、これを基礎として、後続の自動サブスクライバ・アドレッシングが、単純でエラーに耐える形で論理アドレスと物理アドレスを確かめ、関連付けることによって実行されるさらなる新規な方法を実証することである。 - 特許庁

This program processor is provided with: a syntax analyzing part 104 for analyzing the syntax of a program 101 including hint information to be applied from a user to a compiler, and for generating analytic information 106; and an error check part 105 for checking the logical matching of the hint information in the program 101 including the hint information on the basis of the analytic information 106.例文帳に追加

ユーザがコンパイラに対して与えるヒント情報を含むプログラム１０１の構文を解析して、解析情報１０６を生成する構文解析部１０４と、前記解析情報１０６に基づいて、前記ヒント情報を含むプログラム１０１中での前記ヒント情報の論理的な整合性をチェックするエラーチェック部１０５とを備える。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁