「logical selection」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The selection part is driven, based on the selection signal, so as to change the logical state of the output data in response to the transition of the logical state of either the input data or the reference data.例文帳に追加

前記選択部は、前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるように駆動される。 - 特許庁

A rear step logical block in an adder which combines a saturation selection control signal and a sum generation signal is prepared.例文帳に追加

飽和選択制御信号と和生成信号とを組み合わせる、加算器内の後段論理ブロックを設ける。 - 特許庁

A system is provided to compute logical default selection based on a user's prior selection, a user's profile and setting and trust selection made by experts that the user trusts.例文帳に追加

ユーザの以前の選択、ユーザのプロファイルおよび設定、ならびにユーザが信用するエキスパートが実行した信用選択に基づいて、論理的なデフォルト選択を計算するためのシステムが提供される。 - 特許庁

A set of logical arithmetic circuits LC is provided between each pair bit lines BP of a memory block MB1 and each pair bit lines PB of a memory block MB2, and a logical selection signal line LS for simultaneously activating the logical arithmetic circuits is provided.例文帳に追加

メモリブロックＭＢ１の各ペアビット線ＢＰと、メモリブロックＭＢ１の各ペアビット線ＢＰとの夫々の間に一組の論理演算回路ＬＣを設け、論理演算回路を同時に活性化する論理選択信号線ＬＳを設ける。 - 特許庁

A method is for logical channel prioritization at user equipment, in a system supporting multiple uplink carriers receives a set of logical channel priorities at the user equipment, and the logical channel priorities are assigned on a per carrier basis; and a set of logical channel priorities is applied to each logical channel for carrier selection.例文帳に追加

複数のアップリンクキャリアをサポートするシステム内でのユーザ機器における論理チャネル優先度付与のための方法であって、該ユーザ機器において論理チャネル優先度のセットを受信することであって、該論理チャネル優先は、キャリアベースごとに割り当てられている、ことと、キャリア選択のために該論理チャネル優先度のセットを各論理チャネルに適用することとを包含する、方法。 - 特許庁

When either selection control is asserted, each logical block 402 outputs a bit to which each saturation value corresponds.例文帳に追加

どちらかの選択制御がアサートされる場合には、各論理ブロック４０２が、各々の飽和値の対応するビットを出力する。 - 特許庁

The controller controls a logical connection state between the plurality of upstream ports and the plurality of downstream ports, and changes the logical connection state by a port selection signal imparted from the outside.例文帳に追加

コントローラは、複数のアップストリームポートと、複数のダウンストリームポートとの論理的な接続状態を制御すると共に、論理的な接続状態を、外部から与えられるポート選択信号によって変更する。 - 特許庁

The logical simulation device according to this invention comprises a selection means 2 for selecting from sequence circuits only those sequence circuits whose output is a clock signal, a preceding means 3 for preprocessing logical simulation of the sequence circuits selected by the selection means 2, and a continuation means 4 for executing the logical simulation of other sequence circuit configurations.例文帳に追加

本発明の論理シミュレーション装置は、順序回路のうち順序回路の出力がクロックである順序回路を選別する選別手段２と、選別手段２より選別された順序回路の論理シミュレーションを先行する先行手段３と、他の順序回路構成の論理シミュレーションを行う続行手段４とを備える。 - 特許庁

In the case of receiving data, a logical path selection means 122 gives data to the logical path control means controlling the logical path corresponding to the job terminal being a sender and in the case of data transmission, a physical path selection means 112 selects one of physical paths to be led to a destination job terminal and gives transmission data to the physical path control means controlling the selected physical path.例文帳に追加

データ受信時は、論理パス選択手段122 が発信元の業務端末に対応した論理パスを制御している論理パス制御手段にデータを渡し、データ送信時は、物理パス選択手段112 が宛先業務端末への到達が可能な物理パスの内の１つを選択し、その物理パスを制御している物理パス制御手段に送信データを渡す。 - 特許庁

The current text-based forms should be transformed to a method that employs logical checking in order to enable selection of the reports to be examined through the IT system (e.g., the fill-in-form method) 例文帳に追加

現行のテキスト形式から、論理チェックを用いたシステム上の抽出が可能となる方式（例：フォーム入力方式）に変更。 - 金融庁

Transition from the current text-based method to a method that uses logical checking to enable selection of reports to be examined through the IT system (e.g., fill-in-form method) 例文帳に追加

現行のテキスト形式から、論理チェックを用いたシステム上の抽出が可能となる方式（例えば、フォーム入力方式）に変更する。 - 金融庁

A logical part specifies at least one element 36 of the integrated circuit, and selects this element according to a selection signal for saving power consumption.例文帳に追加

論理部品（１２）が消費電力を節減する為に、集積回路の少なくとも１つの素子（３６）を特定し、選択信号によってこの素子を選択する。 - 特許庁

The logical integrated circuit 2 is provided with a selection terminal and a switch element 6 interposed between the output terminal 118 of the bus holding circuit 102 and the data input terminal 116 and the switch element 6 is turned ON when the logical level of the signals inputted to the selection terminal 4 is the logic '1' and is turned OFF when it is the logic '0'.例文帳に追加

論理集積回路２は、選択端子４と、バスホールド回路１０２の出力端子１１８とデータ入力端子１１６との間に介在するスイッチ素子６とを備え、スイッチ素子６は選択端子４に入力される信号の論理レベルが論理”１”のときオン、論理”０”のオフとなる。 - 特許庁

The selection signal is in an active state at the time of transition of the input data generated after the same logical state is maintained during bit sections more than the predetermined number to be maintained.例文帳に追加

前記選択信号は、所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である。 - 特許庁

In response to a modulo mode instruction, both selection control signals are negated, each logical block outputs a bit to which calculation operation (sum or difference) executed by the instruction corresponds.例文帳に追加

モジュロ・モード命令に応答して、両方の選択制御信号がネゲートされ、各論理ブロックは、その命令によって実施される算術演算（和または差）の対応するビットを出力する。 - 特許庁

In the apparatus, paper feeding unit selection signals received by a 2nd communication means 20 are reshuffled by a conversion means 21, processed by logical operation and paper feeding unit selection signal converted by the converting means 21 is fed to a lower paper feeding unit with a 3rd communication means 22.例文帳に追加

第２通信手段２０で受信した給紙ユニットセレクト信号を変換手段２１で入れ替えおよび論理演算処理し、変換手段２１により変換した給紙ユニットセレクト信号を第３通信手段２２で下段の給紙ユニットに送信する。 - 特許庁

The address converting part 3 converts the logical address S2 concerning the parameters into the physical address corresponding to the first parameter P1 or the physical address corresponding to the second parameter P2, based on a selection signal S3.例文帳に追加

アドレス変換部３は、パラメータに関する論理アドレスＳ２を、選択信号Ｓ３に基づいて、第１のパラメータＰ１に対応する物理アドレス、又は第２のパラメータＰ２に対応する物理アドレスに変換する。 - 特許庁

The reception data selection section 16 receiving the discrimination timing signal 22 checks a bit of the parallel data outputted from the shift register 14 to detect bits where a plurality of number or over of same logical bits are consecutive.例文帳に追加

受信データ選択部16では、判断タイミング信号22が入力されると、シフトレジスタ14から出力されるパラレルデータのビットを調べ、同一の論理値のビットが所定数以上連続するビットを検出する。 - 特許庁

A selection circuit 30 selects either the first signal q[1] or the second signal q[2] in the logical level of target data a[1] in the LSB to output the total comparison results.例文帳に追加

選択回路３０は、第１の信号ｑ［１］及び第２の信号ｑ［２］のうちのいずれか１つを、ＬＳＢにおけるターゲットデータａ［１］の論理レベルにより選択して総比較結果ｏｕｔを出力する。 - 特許庁

This design support system includes: a module physical information storage part 380; a module logical information storage part 370; a required specification selection input reception means 332; a use module determination means 338; a physical arrangement processing means 334 performing physical arrangement processing for determining arrangement of a use module in a bulk layer; and a logical connection processing means 336 performing logical connection processing between the use modules.例文帳に追加

設計支援システムであって、モジュール物理情報記憶部３８０と、モジュール論理情報記憶部３７０と、要求仕様選択入力受け付け手段３３２と、使用モジュール決定手段３３８と、使用モジュールのバルク層における配置を決定する物理的配置処理を行う物理的配置処理手段３３４と、使用モジュール間の論理的接続処理を行う論理的接続処理手段３３６とを含む。 - 特許庁

The control part 21 generates an internal selection signal ICS for selecting the register part 24 from the inputted signal group SIG in accordance with the set logical level ("0" or "1") of the control signal SEL.例文帳に追加

この制御部２１は、制御信号ＳＥＬの設定された論理レベル（「０」又は「１」）に応じて、入力された信号群ＳＩＧからレジスタ部２４を選択するための内部選択信号ＩＣＳを生成する。 - 特許庁

A back-up program 106 and a restore program 107 are provided in a PC card and a FDD sheet to enable downloading and restoration by merely selecting by a switch in a program selection logical circuit 105.例文帳に追加

バックアッププログラム１０６およびリストアプログラム１０７をＰＣカード内やＦＤＤシート内に具備し、プログラム選択論理回路１０５内のスイッチにより選択するだけで、ダウンロードおよびリストアが可能になるように構成する。 - 特許庁

The data selector 18 selects the bits corresponding to the bits detected by the reception data selection section 16 from the parallel data from the shift register 14 and outputs the data with the logical value of the bits as received data 26 for a prescribed period.例文帳に追加

データセレクタ18では、受信データ選択部16により検出されたビットに該当するビットをシフトレジスタ14からのパラレルデータから選択し、そのビットの論理値を有するデータを所定の期間受信データ26として出力する。 - 特許庁

A radio control/exchange controller comprises a section 13 for setting a logical connection, a section 11 executing protocol processing having selection retransmission on a logical connection, and a section 12 for managing protocol parameters required for protocol processing where the protocol parameters are set or altered to values suitable for data communication at the communication parameter managing section 12.例文帳に追加

論理コネクションを設定するコネクション設定部１３と、論理コネクション上でセレクションリトランスミッションを有するプロトコル処理を実行するパケット通信プロトコル処理部１１と、プロトコル処理に必要なプロトコルパラメータを管理する通信パラメータ管理部１２とを備え、通信パラメータ管理部１２において、データ通信に適した値にプロトコルパラメータを設定変更する。 - 特許庁

Scan data inversion by a pixel array designating means 7, data selection for multi-path by an image selection designating means 5, multi-path data packing and overlap processing by a logical arithmetic means 4 are combined with respect to image data read from a memory 20 so that scan data generation for an ink jet head can be quickly and flexibly executed by hardware.例文帳に追加

メモリ２０から読み出した画像データに対して、画素配列指定手段７によるスキャンデータ反転、画素選択指定手段５によるマルチパス用データ選択、マルチパスデータパッキング、論理演算手段４によるオーバーラップ処理を組み合わせることでインクジェットヘッド用のスキャンデータ生成をハードウェアで高速、かつ、柔軟に行うことができる。 - 特許庁

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data.例文帳に追加

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。 - 特許庁

NAND elements 26, 27 output a result in which logical product of a signals outputted from a local block selected by the local block selection signal BS1-BS4 and a block being not selected, and turn on/off N channel transistors 28, 29.例文帳に追加

ＮＡＮＤ素子２６，２７は、ローカルブロック選択信号ＢＳ１〜ＢＳ４によって選択されたローカルブロックと、選択されていないブロックから出力された信号の論理積を反転した結果を出力し、Ｎチャネルトランジスタ２８，２９をＯＮ／ＯＦＦする。 - 特許庁

One program is selected from among the plural programs by performing logical operation between the noticing information and the information of interest outputted from each of the information decoder 3 and control information to output the program is outputted by a selection logic circuit 4.例文帳に追加

選択論理回路４では、注目情報と各情報デコーダ３から出力された注目情報とを論理演算して、複数番組から一つの番組を選択し、この番組を出力させるための制御情報を出力する。 - 特許庁

When the creation processing of a logical disk 1f is operated by a control node 1, a provision origin disk node being the provision origin of a slice to be the object of assignment is selected from among disk nodes, having free slices by a disk node selection means 1c.例文帳に追加

論理ディスク１ｆの作成処理が制御ノード１で行われると、ディスクノード選択手段１ｃにより、フリーのスライスを有するディスクノードの中から割当対象となるスライスの提供元となる提供元ディスクノードが選択される。 - 特許庁

A cell selection/connection means 21 selects the cell driving shield wiring at a logical value corresponding to the logical value of a part out of the input of the cell driving prescribed wiring to be connect to the cell driving the prescribed wiring, an additional cell arrangement means 22 arranges a selected cell, and a shield production means 3 produces the shield wiring connected to the selected cell along the prescribed wiring.例文帳に追加

セル選択／接続手段２１は、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択して、所定の配線を駆動するセルに接続し、追加セル配置手段２２は、選択したセルを配置し、シールド生成手段３は、選択したセルに接続されたシールド配線を所定の配線に沿って生成する。 - 特許庁

When the restart status is responded from the storage controller monitored with the state (a), the host computer changes over the selection such that the access to the logical storage device is performed through the storage controller except the storage controller having responded the restart status, among the respective storage controllers.例文帳に追加

ホスト計算機は、状態を監視している記憶制御装置から再起動ステータスが応答される（ａ）と、各記憶制御装置のうち、再起動ステータスを応答した以外の記憶制御装置を経由して論理記憶装置へアクセスするよう選択を切り替える。 - 特許庁

The data line side drive circuit 150A is provided with an X-shift register 151 in which each of shift register unit circuits Ua0-Uan is cascade connected, a logical calculation part 152 having calculation unit circuits Ub1-Ubn, and an inhibit signal selection part 153 consisting of each control unit circuit Uc1-Ucn.例文帳に追加

データ線側駆動回路１５０Ａは、各シフトレジスタ単位回路Ｕa0〜Ｕanを縦続接続したＸシフトレジスタ１５１と、演算単位回路Ｕb1〜Ｕbnを有する論理演算部１５２と、各制御単位回路Ｕc1〜Ｕcnからなるインヒビット信号選択部１５３とを備えている。 - 特許庁

A program section 30 assigns any one of a signal of logic value "0", a signal of logic value "1", and cell input signals (C, /C, D, E, F), respectively, to the plurality of selection input signals (SIN1-SIN4) at the selecting section 10 depending on the logical function of the circuit cell.例文帳に追加

そしてプログラム部３０では、選択部１０の複数の選択入力信号（ＳＩＮ１〜ＳＩＮ４）それぞれに対し、論理値「０」の信号、論理値「１」の信号、セル入力信号（Ｃ，／Ｃ，Ｄ，Ｅ，Ｆ）の何れか１つが、回路セルの論理機能に応じて割り当てられる。 - 特許庁

To reduce the processing time of assignment operation processing by unnecessitating to repeatedly performing plural processing such as to check a variable value and to trace the address of a selection destination of a '0' or '1' branch when a logical function is expressed by a BDD(binary decision graph) and a assignment operation is performed.例文帳に追加

論理関数をＢＤＤ（二分決定グラフ）で表現して代入演算を行う際に、変数の値をチェックして０枝または１枝の選択先の番地をたどるという複数の処理を繰り返し行うことを不要とし、代入演算処理の処理時間を短縮する。 - 特許庁

For example, in some situations, the selection of an appropriate computing system to execute an instance of a program is based in part on physical or logical proximity to other resources, such as stored copies of the program, executing copies of the program, and/or available computing systems.例文帳に追加

例えば、一部の状況において、プログラムのインスタンスを実行すべき適切なコンピュータシステムの選択は、そのプログラムの格納されたコピー、そのプログラムの実行中のコピー、及び／または利用可能なコンピュータシステムなどの、他のリソースに対する物理的近さ、または論理的近さに或る程度、基づく。 - 特許庁

This device is provided with a shift register 160 for an arithmetic operation, which makes a shift register 180 for storing operation data an input, and an EXCLUSIVE-OR circuit 170 consisting of a logical product making an input register 140 for bit selection an input and an exclusive-OR making the output of the register 140 an input.例文帳に追加

演算データを格納するシフトレジスタ１８０を入力とする演算用のシフトレジスタ１６０と、ビット選択用の入力レジスタ１４０とを入力とする論理積とその出力を入力とする排他的論理和からなる排他的論理和回路１７０を備える。 - 特許庁

The circuit 33 has a selector 41 for inputting a jitter detection signal and a logical gate 42 for inputting the output signal of the selector 41 and a synchronization detection signal from the circuit 31 to generate a frequency division ratio selection signal for controlling the selectors 13 and 14.例文帳に追加

また、分周率選択回路３３は、ジッタ検出信号を入力とするセレクタ４１およびこのセレクタ４１の出力信号と位相比較回路３１からの同期検出信号を入力とする論理ゲート４２を有し、セレクタ１３、１４を制御する分周率選択信号を生成する。 - 特許庁

A luminous unit 1 decides bit rows constituting an information to be transmitted through logical decision and straightly selects a bit pattern sequence from two bit pattern sequences, prepared and low in correlation mutually, in accordance with the result of the decision to modulate the light in accordance with the result of the selection.例文帳に追加

発光ユニット１は、送信すべき情報を構成するビット列を論理判定し、その判定結果に応じて、予め用意された互いに相関度の低い二つのビットパターン系列より択一的にビットパターン系列を選択して、その選択結果に従って前記光を変調する。 - 特許庁

In order to use the method to generate a form user interface for representing a data model such as a business model, a selection is made to identify which of a plurality of different logical form types is to be used to generate the form user interface for representing the data model.例文帳に追加

この方法を使用して、ビジネスモデルなどのデータモデルを表すためのフォームユーザインターフェイスを生成するために、データモデルを表すためのフォームユーザインターフェイスの生成に異なる複数の論理フォームタイプのうちのどれを使用するべきかを特定するための選択が行われる。 - 特許庁

A duty correction circuit is turned to the constitution of connecting mutually serially connected plural delay circuits for inputting the output of a waveform shaping circuit, a temperature detection circuit for measuring the ambient temperature of a light emitting element, a selection circuit for taking out only one desired signal from the delay circuits and a logical addition circuit for adding the output of the selection circuit and the output of the waveform shaping circuit.例文帳に追加

デューティー補正回路を、波形整形回路出力を入力とし、互いに直列接続された複数の遅延回路と、発光素子の周囲温度を測定する温度検出回路と、上記遅延回路のうち、所望の１信号のみを取り出す選択回路と、前記選択回路出力と上記波形整形回路出力とを加算する論理加算回路とを接続した構成とするものである。 - 特許庁

Each fitting machine 12 is provided with a communication part 18 for inputting/outputting data to/from the system 16, a selection filter 20 for selecting and acquiring sequence data concerned with the logical number of a set machine out of inputted sequence data and an operation control part 22 for controlling electronic parts fitting operation based on the acquired sequence data.例文帳に追加

各装着機１２は、通信システムとの間で入出力を行う通信部１８と、入力したシーケンスデータのうち、設定機械論理番号に関連するシーケンスデータを選別取得する選別フィルタ２０と、取得したシーケンスデータに基づいて電子部品の装着動作を制御する動作制御部２２とを備える。 - 特許庁

In the case of performing exclusive control to logical hierarchical resources constituting a database, lock escalation to be caused during database access is predicted by a database access method and selection rate, and when there is possibility of the escalation, the lock is preliminarily allocated to a resource which can be subdivided and overhead of the lock before the escalation is reduced.例文帳に追加

データベースを構成する論理的な階層資源に対して排他制御を行う場合、データベースアクセス中に発生するロック・エスカレーションをデータベース・アクセス方法及び選択率により予測して、エスカレーションの可能性がある場合にはあらかじめ細分性の大きい資源に対してロックを割当て、エスカレーション前のロックのオーバヘッドを軽減する。 - 特許庁

The liquid crystal display device 1 includes a plurality of pixel circuits 11 wherein memory circuits 12 for holding image signals supplied to data lines and selection circuits 13 for selecting one of two AC signals F and /F being in opposite logical levels, which are applied to pixel electrodes 29 on the basis of image signals held in the memory circuits 12, are provided correspondingly to the plurality of pixel electrodes 29 respectively.例文帳に追加

液晶表示装置１は、データ線に供給された画像信号を保持するメモリ回路１２と、メモリ回路１２に保持された画像信号に基づいて画素電極２９に印加する、互いに論理レベルが反対の、２つの交流信号Fと/Fのいずれかを選択する選択回路１３とを、複数の画素電極２９のそれぞれに対応して設けられた複数の画素回路１１を有する。 - 特許庁