「memory access controller」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

In response to the reception of a data request from the remote node, the memory controller determines whether to impart the exclusive ownership or non- exclusive ownership of request data designated in the data request by referring to history information showing previous data access occurring in the remote node.例文帳に追加

リモート・ノードからのデータ要求の受信に応答して、メモリ制御装置が、リモート・ノード内で発生した以前のデータ・アクセスを示すヒストリ情報を参照することにより、データ要求内で指定される要求データの排他所有権または非排他所有権を付与するかを決定する。 - 特許庁

When the sensor 122 detects opening of the display panel, the CPU 11 synchronizes data between the nonvolatile memory 203 and the hard disk 202, and then issues a return instruction to operation using access to the hard disk 202 to the hard disk controller 201.例文帳に追加

また、表示パネルが開かれたことを表示パネル開閉センサ１２２が検知すると、ＣＰＵ１１１は、不揮発性メモリ２０３とハードディスク２０２との間でデータの同期を取った上で、ハードディスク２０２へのアクセスを使用した動作に復帰させる命令をハードディスクコントローラ２０１に発行する。 - 特許庁

To provide a highly efficient DMA(direct memory access) controller, having a reduced circuit scale and easily designed by providing a DMA request with parameters such as priority, timing information and cancel information, previously reserving one of the parameters and executing DMA transfer based on a set parameter.例文帳に追加

優先度、及びタイミング情報、キャンセル情報などのパラメータをＤＭＡ要求に持たせ、上記パラメータを前もって予約することができ、且つ設定された上記パラメータに従ったＤＭＡ転送が実行でき、回路規模が少なく、容易に設計可能な高性能ＤＭＡコントローラを提供する。 - 特許庁

This memory controller performs management for allocating a physical block group collected with physical blocks wherein addresses included in different flash memories are equal to a logical block, and a reservation of a system block used as the writing destination of the system data for managing or controlling access to the plurality of flash memories.例文帳に追加

メモリコントローラは、異なるフラッシュメモリに含まれるアドレスが同一の物理ブロックを集めた物理ブロック群に対して論理ブロックに割り当てる管理と、複数個のフラッシュメモリに対するアクセスを制御又は管理するためのシステムデータの書き込み先として使用するシステムブロックの予約を行う。 - 特許庁

The display control device 101 is provided with a RAM 130 for storing still image data, a direct memory access (DMA) controller 1141 for reading out the still image data from the RAM 130, temporarily storing the read data and transferring the data to the display device 102, a CPU 111 for controlling the transfer speed of the still image data from the DMA controller 1141, and a register 1142.例文帳に追加

本発明の表示制御装置１０１は、静止画像データを格納するＲＡＭ１３０と、ＲＡＭ１３０からの前記静止画像データを読み出して一時的に保持し表示装置１０２に転送するダイレクトメモリアクセスコントローラ１１４１と、ダイレクトメモリアクセスコントローラ１１４１からの前記静止画像データの転送速度を調整するＣＰＵ１１１及びレジスタ１１４２と、を具備している。 - 特許庁

In the four-phase clock signal preparation system 1, according to a preset program 4, a CPU 3 outputs a signal when the count value of clock signals of an oscillator 2 by a counter 5 becomes a preset comparative value and corresponding to the output from this counter 5, pattern data stored in a memory 6 are selectively read out and outputted to an external interface 8 by a direct memory access controller 7.例文帳に追加

４相クロック信号作成システム１においては、ＣＰＵ３が予め設定されたプログラム４にしたがって、カウンタ５による発振子２のクロック信号のカウント値が予め設定された比較値になると出力し、このカウンタ５からの出力により、ダイレクトメモリアクセスコントローラ７がメモリ６に格納されているパターンデータを選択して読み出して、外部インターフェース８に出力する。 - 特許庁

If the processing of an image processing unit 4 arrives at a limit when image data transferred at a high speed from a CCD of a reading unit 1 is transferred to the unit 4 by an image bus managing unit 3, the unit 3 switches the data transferred to the unit 4 to an image memory access controller 7, and the data is temporarily bypassed to a memory 9.例文帳に追加

読取ユニット１のＣＣＤから高速で転送されている画像データを像バス管理部３で画像処理プロセッサ４に転送しているときに、画像処理プロセッサ４の処理が限界に達すると、画像バス管理部３は画像処理プロセッサ４へ転送していた画像データを画像メモリアクセス制御部６へ切り替えて一時的に画像データをメモリ９に回避する。 - 特許庁

The memory controller is equipped with a table creation means of creating an address conversion table for a zone composed of a plurality of blocks of flash memories and an access control means of controlling access to the zone by using the address conversion table, and the table creation means creates the address conversion table according to a table creation management table showing the creation advance state of the address conversion table.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアドレス変換テーブルを作成するテーブル作成手段と、前記アドレス変換テーブルを用いて前記ゾーン対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記テーブル作成手段が、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルに基づいてアドレス変換テーブルを作成する。 - 特許庁

In the print system, a memory area smaller than a prescribed area remains unused and a new start address is set to perform read processing of print data from the start address so that data access may be easily performed even when a special OS is used by control of a descriptor table controller.例文帳に追加

本発明は、ディスクリプタテーブルコントローラの制御によって特殊なＯＳ（オペレーションシステム）を使用した場合でも、所定領域に満たないメモリ領域を未使用とし、新たな先頭アドレスを設定し、当該先頭アドレスから印刷データの読み出し処理を行うことができ、データアクセスが容易な印刷システムとすることができる。 - 特許庁

The controller 9 of the memory card 8 is so constituted as to automatically enter a standby mode in which it waits for next access with current consumption of a 2nd current value lower than a 1st current value after setting an operation mode for reading data out with current consumption of the 1st current value.例文帳に追加

メモリカード８のコントローラ９は、メモリアクセスに応じて、第１の電流値による電流消費の下でデータの読出しを行なう動作モードを設定した後、第１の電流値よりも低い第２の電流値による電流消費の下で次のメモリアクセスに待機するスタンバイモードへ自動的に移行する様に構成されている。 - 特許庁

A transaction routing controller receives a transaction from an FSB interface on a processor side and an I/O interface on an I/O device side, determines a target device for the transaction by referring to a routing table, when the transaction is a memory access transaction, and transmits the transaction to the interface for the target device.例文帳に追加

トランザクションルーティングコントローラは、プロセッサ側のＦＳＢインターフェース及びＩ／Ｏデバイス側のＩ／Ｏインターフェースからのトランザクションを受け付け、当該トランザクションがメモリアクセスのトランザクションであればルーティングテーブルを参照して当該トランザクションのターゲットデバイスを決定し、そのターゲットデバイスに向けたインターフェースへトランザクションを送出する。 - 特許庁

At that time, to perform comparison to check whether deviation occurs and to more accurately calculate the two pieces of above time information of a fixed period, DMAC (direct memory access controller) transfer completion interruption to be used for PCM data transfer is used as a latching trigger of an internal reference clock counting part for reproducing a clock synchronized with a broadcasting station.例文帳に追加

その際、ズレが生じているかの比較の為、一定期間の上記２つの時間情報をより正確に求める為に、ＰＣＭデータ転送に用いるＤＭＡＣ転送完了割り込みを放送局に同期したクロックを再現する内部基準クロックカウント部のラッチ用トリガとして使用する。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.例文帳に追加

メモリコントローラ（１Ａ）は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部（１０）と、格納部（１０）に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部（２０）とを備えている。 - 特許庁

To provide a communication system and a communication method which increase a channel utilization ratio even when a error has occurred in one or more channel by making a DMA(direct memory access) controller process packet data received in a channel without an error in a communication system that sends and receives packet data via a communication channel.例文帳に追加

通信チャンネルを介してパケットデータを送受信する通信システムにおいて、一つ又はそれ以上の通信チャンネルにエラーが生じてもＤＭＡ制御器はエラーの生じていない他のチャンネルに受信されるパケットデータを処理して、チャンネル活用率を高める通信システム及び通信方法を提供する。 - 特許庁

When sudden ATAPI and CPU access become much and recording processing is not in time in a memory controller (170), an ECC data transfer finish time of N-1(N:integer of 2 or more)th for a modulating part is made a first error check point and finish existence of the Nth RCC processing is detected.例文帳に追加

メモリコントローラ（１７０）において、突発的なＡＴＡＰＩやＣＰＵアクセスが多くなり、記録処理に間に合わない場合、変調部へのＮ−１（Ｎは２以上正の整数）番目のＥＣＣデータ転送終了時を第１エラーチェックポイントとしてＮ番目のＥＣＣ処理の終了有無が検出される。 - 特許庁

The interface circuit for a card type memory connects a detachable card type memory requiring an access of a sector unit to an electronic apparatus body, wherein an SD card interface 14 initializes an interface controller for reading/writing data from/in an SD card 4, initializes the SD card 4 and acquires status information from the SD card 4 to judge whether the SD card 4 corresponds to high-speed operation or not.例文帳に追加

着脱可能であってセクタ単位のアクセスが必要なカード型メモリと電子機器本体を接続するカード型メモリのインターフェイス回路において、ＳＤカードインターフェイス１４は、ＳＤカード１４に対してデータのリード／ライトを行うインターフェースコントローラを初期化すると共に、ＳＤカード４を初期化し、さらに、ＳＤカード４からステータス情報を取得してＳＤカード４が高速対応か否かを判断する。 - 特許庁

A controller 19 registers, into a local music management table in a memory 20, tag information of the music of audio files and audio tracks which an on-board audio system 1 can access from local locations such as an HDD 13, connected portable storage device 2, connected portable audio player 3, and removable media of mounted CD and DVD.例文帳に追加

制御部１９は、車載オーディオ装置１がＨＤＤ１３や、接続されたポータブル記憶装置２や、接続されたポータブルオーディオプレイヤ３や、装着されたＣＤやＤＶＤなどのリムーバブルメディアなどの、ローカルなロケーションからアクセス可能なオーディオファイルやオーディオトラックの楽曲のタグ情報を、メモリ２０のローカル楽曲管理テーブルに登録する。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

An image processing controller includes a plurality of DRAMs requiring a refresh operation, a storage means for storing an individual transition time for effecting the transition of each of the DRAMs to self-refresh, a monitoring means for monitoring access to the DRAMs, and a memory control means for making the DRAM non-accessed within the transition time to perform self-refresh accompanied by the suspension of the supply of an operation clock.例文帳に追加

リフレッシュ動作を必要とする複数のＤＲＡＭと、前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記ＤＲＡＭに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する。 - 特許庁

In the image compander which inputs image data or outputs compressed code data in compressing and expanding an image, the data to be inputted or outputted are expressed by using a frame descriptor and a buffer descriptor, and these descriptors are applied to a DMA (direct memory access) controller 4, thereby automatically adjusting input/output of the data into/from an image compander circuit 2.例文帳に追加

画像の圧縮伸張を行う際にイメージデータの入力または圧縮コードデータの出力をおこなう画像圧縮伸張装置において、この入力または出力のデータをフレームディスクリプタおよびバッファディスクリプタを用いて表現し、これらのディスクリプタをＤＭＡコントローラ４へ適用することによって、自動的に画像圧縮伸張回路２へのデータ入出力を調整する。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

This processor is provided with an image data control part 203 connected to a sensor board unit 202 and/or image memory access control part 221 and/or image processor 204 and/or video data control part 205 and/or facsimile control unit 224, and a system controller 231 for switching the transmission of competing image data, when image data to be transmitted to the image data control part 203 are competing.例文帳に追加

センサー・ボード・ユニット２０２および／または画像メモリー・アクセス制御部２２１および／または画像処理プロセッサー２０４および／またはビデオ・データ制御部２０５および／またはファクシミリ制御ユニット２２４に接続された画像データ制御部２０３と、画像データ制御部２０３へ送信される画像データが競合する場合に競合する画像データの送信を切り替えるシステム・コントローラー２３１とを備える。 - 特許庁

The apparatus for transmitting data in a communication system includes a buffer descriptor (BD) generator for generating a BD referencing constituent elements constituting second type data, if there is first type data to be transmitted, and a direct memory access (DMA) controller for controlling the apparatus so as to generate the second type data from the first type data according to the BD and to transmit the generated second type data.例文帳に追加

本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、第１のタイプのデータをＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。 - 特許庁

The memory controller controlling access to the storage device having a storage area detects the defective area incapable of storing data included in the storage area, stores defective information including address information of the detected defective area into a predetermined storage area, and writes the data written to the defective area into a storage area except the defective area based on the defective information stored in the predetermined storage area.例文帳に追加

記憶領域を有する記憶装置へのアクセスを制御するメモリ制御装置であって、前記記憶領域に含まれる、データの格納が不可能な不良領域を検出し、検出された不良領域のアドレス情報を含んだ不良情報を所定の記憶領域に記憶し、前記不良領域への書込みが実行されたデータを、所定の記憶領域に記憶された不良情報に基づき、不良領域以外の記憶領域に書込む。 - 特許庁

A memory controller directly instructs the data destruction means to inquire a hardware code in response to a data operation request from a computer through an interface, to permit access in response to a hardware input, and to make data resident in the data storage medium unreadable in response to a failure in receiving a first hardware input through the interface independently from the operation situation of a request source computer.例文帳に追加

メモリ・コントローラは、インターフェースを介するコンピュータによるデータ操作要求に応答してハードウェア・コードについて照会することと、ハードウェア・コード入力に応答してアクセスを許可すること、または要求元コンピュータの動作状況と独立に、インターフェースを介して第１ハードウェア・コード入力を受け取るのに失敗することに応答してデータ記憶媒体に常駐するデータを読取不能にするようにデータ破壊手段に直接に指示する。 - 特許庁