「memory access controller」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To provide a DMA(direct memory access) controller which can shorten a transfer time by decreasing a data transfer frequency when data composed of an arbitrary number of bytes are transferred by DMA transfer.例文帳に追加

ＤＭＡ転送により任意のバイト数のデータを転送する際に、データ転送回数を少なくして転送時間を短縮することができるＤＭＡ制御装置を提供する。 - 特許庁

When receiving a read request from the host device through a controller LSI 15, the data merge section 14 automatically assigns access destinations between the media server and the flash memory 11.例文帳に追加

データマージ部１４は、コントローラＬＳＩ１５を介してホスト装置からのリード要求を受信した場合には、アクセス先を、メディアサーバとフラッシュメモリ１１との間で自動的に振り分ける。 - 特許庁

To provide a data transfer system for reducing transfer the operation of a direct memory access controller to remarkably improve the bus efficiency of image data transfer as compared with a conventional one, and to provide its method.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラの転送操作を減らし、画像データ転送のバス効率を従来に比べて大幅に向上させるデータ転送システムおよびその方法を提供する。 - 特許庁

Furthermore, the memory controller has a statistical means for recording an access frequency for each bank accessed by the accessing means, in each changed bit position, after the bit position is changed by the setting means.例文帳に追加

また、設定手段により上記のビット位置を変更し、変更後の各変更ビット位置において、バンクごとに、アクセス手段によりアクセスされたアクセス頻度を記録する統計手段を有する。 - 特許庁

In this memory controller, a CPU sets the number of time slots calculated on the basis of data transfer speed inputted/outputted from ports 32, 33 to access time designation registers 102-1 to 102-4, as shown in Figure 4.例文帳に追加

CPUは、ポート３２乃至３３から入出力されるデータ転送速度に基づいて算出したタイムスロット数をアクセス時間指定レジスタ１０２−１乃至１０２−４に設定する。 - 特許庁

To provide a data transfer device and the like for preventing the deterioration of transfer efficiency by reducing the overhead of a system call and reducing the waiting time of a DMA (Direct Memory Access) controller.例文帳に追加

システムコールのオーバーヘッドを削減するとともにＤＭＡコントローラの待ち時間を削減して転送効率の悪化を防止することができるデータ転送装置等を提供する。 - 特許庁

A controller for controlling access to the flash memory 2 where data can be erased per block, is given data for writing together with a logical block address indicating a logical block by a host system 20.例文帳に追加

ブロック単位にデータの消去が可能なフラッシュメモリ２のアクセスを制御するコントローラにおいて、ホストシステム２０から論理ブロックを示す論理ブロックアドレスと共に書込み用データが与えられる。 - 特許庁

To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.例文帳に追加

キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁

In a second horizontal scanning period succeeding the first horizontal scanning period, an attribute controller 12 instructs an access to an image memory 1, in accordance with an address specified by the attribute information read from an attribute memory 3 and the span information read from the temporary memory 13.例文帳に追加

第１の水平走査期間に続く第２の水平走査期間において、属性コントローラ１２は、属性メモリ３から読み出された属性情報と、テンポラリメモリ１３から読み出されたスパン情報とによって特定されるアドレスにしたがって、画像メモリ１へのアクセスを指示する。 - 特許庁

A data storage device includes a NAND flash memory, an executable interface, and a controller for receiving, from a host, via the executable interface, an instruction to access a NAND flash memory at a virtual address and for translating the virtual address to a physical address of the volatile memory.例文帳に追加

データ記憶デバイスは、ＮＡＮＤフラッシュメモリ、実行可能なインターフェイス、そしてホストから実行可能なインターフェイスを介して、仮想アドレスでＮＡＮＤフラッシュメモリにアクセスするインストラクション受信するための、そして仮想アドレスを揮発性メモリの物理アドレスへ変換するためのコントローラを含む。 - 特許庁

A machine controller 10 registers authority information for permitting an access to each data in a memory selectively from the application in response to a request from a CPU 30 via the Internet 3 and, on the basis of the registered authority information, permits, or prohibits an access to each data in the memory selectively.例文帳に追加

機器管理装置１０は、インターネット３経由での中央管理装置３０からの要求により、アプリケーションからメモリ内の各データへのアクセスを選択的に許可するための権限情報を登録し、その登録した権限情報に基づいてアプリケーションからメモリ内の各データへのアクセスを選択的に許可又は禁止する。 - 特許庁

A CPU data reading controller 104 for reading out data from a memory 103 in accordance with a block access request from a CPU 101 converts the block access data on the basis of a specific method when a specific pattern '1111' is included in the data read out from the accessed memory and supplies the converted data to the CPU 101.例文帳に追加

ＣＰＵ１０１からのブロック・アクセス要求に応じてメモリ１０３からデ−タを読出すＣＰＵ用デ−タ読出し制御装置１０４において、アクセスしたメモリからのリード・データに特殊パタ−ン１１１１があるときは、そのブロック・アクセス・データを特定の方式に従って変換しＣＰＵ１０１に供給する。 - 特許庁

To provide a serial communication controller for solving the necessity to have two memories for transmission and reception in order to avoid simultaneous access to a memory because a transmission side DMA and a reception side DMA sometimes access the memory at the same time in the case simultaneous transmission and reception operations by using DMA transfer.例文帳に追加

ＤＭＡ転送を使って同時送受信動作を行う場合に、送信側ＤＭＡおよび受信側ＤＭＡで同時にメモリにアクセスしてしまうことがあるので、それを回避するために送信用および受信用に２個のメモリが必要になることを解決するシリアル通信制御装置を提供する。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.例文帳に追加

コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁

When a PCI device connected to a memory that is a data exchange object is a device slower than the HDD controller in slave access, the HDD controller 1 performs control in the slave mode, with this CPI device A(3) being the bus master.例文帳に追加

データのやり取りの対象となるメモリに接続されたＰＣＩデバイスがスレーブアクセスについてＨＤＤコントローラよりも遅いデバイスであった場合には、ＨＤＤコントローラ１はスレーブモードで制御し、そのＰＣＩデバイスＡ（３）がバスマスタとなる。 - 特許庁

Information processing controllers 11, 12, 13 and 14 in the information processing devices 1, 2, 3 and 4 are each composed by connecting, via a bus 29, a main processor 21, a sub-processor 23, a DMAC (direct memory access controller) 25 and a DC (disc controller) 27.例文帳に追加

情報処理装置１，２，３および４内の情報処理コントローラ１１，１２，１３および１４は、それぞれメインプロセッサ２１、サブプロセッサ２３、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）２５およびＤＣ（ディスクコントローラ）２７を、バス２９を介して接続したものとする。 - 特許庁

To provide a memory controller which has simple and inexpensive constitution and can be flexibly adaptive to a difference in capacity of a mounted memory, securely performs limit writing even for access from a shadow area, and securely detects a fault such as a runaway of a program.例文帳に追加

簡単安価な構成により、実装メモリの容量の違いに柔軟に対処でき、シャドウ領域からのアクセスに対しても書き込み制限を確実に行なえ、プログラムの暴走などの不具合を確実に検出することができるようにする。 - 特許庁

Inside a USB memory 10 to which a power supply unit 11 is connected, for example, are provided with a controller 102, a dynamic random access memory (DRAM) 103 as a storage medium, a timer battery 104, a timer 105, and a remaining time display LED 106.例文帳に追加

例えば、電源装置１１が接続されたＵＳＢメモリ１０の内部に、コントローラ１０２と、記憶媒体としてのダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）１０３と、タイマ用電池１０４と、タイマ１０５と、残時間表示ＬＥＤ１０６などを備える。 - 特許庁

In this memory controller 100, an arbitration means selects plural transfer requests demanding access to a different memory device among plural data transfer requests from plural data transfer request units 101 in the same as the conventional practice and notifies a command generating means 105 of them.例文帳に追加

アービトレーション手段では、従来と同様、複数のデータ転送要求ユニットよりの複数のデータ転送要求の中から異なるメモリ装置に対するアクセスを要求している転送要求を複数選択して、コマンド生成手段に通知する。 - 特許庁

During powering-on, a setting section 112 comprised of a direct memory access controller (DMAC) or the like reads the AG value and the AO value from the nonvolatile memory 110 without interposing a control section 108 and sets the read values to the AG register 118 and the AO register 120, respectively.例文帳に追加

電源オン時には、ＤＭＡＣ等で構成された設定部１１２が、制御部１０８を介することなく不揮発性メモリ１１０からＡＧ値及びＡＯ値を読み出して、ＡＧレジスタ１１８及びＡＯレジスタ１２０にそれぞれ設定する。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

Also, the information processor is provided with a DRAM controller 7 for performing access to a DRAM 8 by designating the low address signal RA and the column address signal CA, and for, when access to the memory address whose low address signal RA is the same is continuously performed more than once, not designating the low address signal RA in the second and following access.例文帳に追加

また、ローアドレス信号ＲＡ、及びカラムアドレス信号ＣＡを指定してＤＲＡＭ８へのアクセスを行うと共に、ローアドレス信号ＲＡが同一であるメモリアドレスへのアクセスが複数回連続する場合、二回目以降のアクセスにおいてローアドレス信号ＲＡの指定を行わないＤＲＡＭコントローラ７を備えた。 - 特許庁

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.例文帳に追加

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁

When a memory access request from a system bus 107 is sent and the address of an access object becomes clear, a node controller sends an ACTV command to a target node irrelevantly to the results of local snooping and global snooping and the target node inputs only a RAS address for its address.例文帳に追加

ノードコントローラ100において、システムバス107からのメモリアクセスリクエストが出、アクセス対象のアドレスが判明すれば、ローカルスヌープ、およびグローバルスヌープの結果の如何に拘らず、ACTVコマンドをターゲットノードに送付し、ターゲットノードにおいて、当該アドレスに対してRASアドレスのみの入力を行う。 - 特許庁

For a local SDRAM 100 where a memory area is divided into a plurality of banks, if there are consecutive access requirements to the same bank, an SDRAM controller 50 holds off the process thereof and preferentially processes the access requirements of the other process of the highest priority.例文帳に追加

ＳＤＲＡＭコントローラ５０は、メモリ領域が複数のバンクに区分されたローカルＳＤＲＡＭ１００に対して、同一バンクに連続したアクセス要求があった場合には、その処理を後回しにして、優先順位の最も高い他の処理のアクセス要求を先に処理する。 - 特許庁

A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.例文帳に追加

情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁

When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.例文帳に追加

前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁

In a general operation mode, a clock controlling circuit 8 supplies a clock signal of high frequency allowing access to the memory for display 12 from the CPU 2 and the display controller 10 is operated at a high speed.例文帳に追加

通常の動作モード時には、クロック制御回路８は、ＣＰＵ２から表示用メモリ１２へのアクセスを可能とする高周波数のクロック信号を供給して表示コントローラ１０を高速動作させる。 - 特許庁

To provide a data transfer controller capable of easily changing a bus width of an external memory device according to processing contents required to a system, and efficiently using the band width with an architecture wherein burst access is remarked.例文帳に追加

システムに要求される処理内容に応じて外部メモリデバイスのバス幅を容易に変更でき、バーストアクセスを意識したアーキテクチャでバンド幅を効率的に使用できるデータ転送制御装置を提供する。 - 特許庁

An IC card 1 has a flush memory 13 storing information used for cipher processing, a cipher processing part 15, a CPU11, an access right obtainment control register 17, a coprocessor 21, and a bass controller 22.例文帳に追加

ICカード１は、暗号処理に用いられる情報を格納するフラッシュメモリ１３と、暗号処理部１５と、CPU１１と、アクセス権取得制御レジスタ１７と、コプロセッサ２１と、バスコントローラ２２とを有する。 - 特許庁

To provide a method and a device for concurrently performing a plurality of data manipulating operations on data transferred through a direct memory access (DMA) channel controlled by a DMA controller/engine.例文帳に追加

ＤＭＡコントローラ／エンジンによって管理される直接メモリアクセス（ＤＭＡ）・チャネルを介して転送されるデータ上で、複数のデータ操作オペレーションを同時に実行するための方法およびデバイスを提供する。 - 特許庁

A data change engine for executing the data manipulation operations uses a local RAM for avoiding access to an external memory during data manipulation operations and may be carried out on the DMA controller.例文帳に追加

データ操作オペレーションを実行するデータ変更エンジンは、データ操作オペレーションの間に外部メモリへのアクセスを回避するために局所ＲＡＭを使用する、ＤＭＡコントローラ上で実施されてもよい。 - 特許庁

The semiconductor device includes the pixel controller and driver of a liquid crystal display, and/or an image sensor, a static random access memory(SRAM), a silicon on insulator(SOI), and a three-dimensional integration circuit device.例文帳に追加

半導体デバイスには、液晶表示装置の画素コントローラ及びドライバ並びに、イメージセンサ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレータ（ＳＯＩ）、及び３次元集積化回路デバイスが含まれる。 - 特許庁

To provide a memory controller which can access an SDRAM with a control signal similar to that of a DRAM and allows an MPU and an I/O device to securely obtain data read out of the SDRAM.例文帳に追加

ＤＲＡＭと同様の制御信号によってＳＤＲＡＭをアクセスすることができ、また、ＳＤＲＡＭから読み出されたデータをＭＰＵやＩ／Ｏデバイスが確実に取得できるメモリコントローラを提供する。 - 特許庁

To provide a micro-controller direct memory access(DMA) unit allowing single reading of a source address in a larger word size and allowing writing in multiple sub-word sizes to a target address.例文帳に追加

より大きなワード・サイズでソース・アドレスの単一読み取りが可能となり、またターゲット・アドレスへの多数のサブワード・サイズの書き込みが可能となるマイクロコントローラ直接メモリ・アクセス（ＤＭＡ）ユニットを提供する。 - 特許庁

This memory control device to be loaded on the controller of electronic equipment comprising a CPU and a ROM comprises a switching means for switching the output destination of an access request to the ROM, which is inputted from the CPU, by external physical setting.例文帳に追加

前記ＣＰＵから入力したＲＯＭへのアクセス要求の出力先を、外部からの物理的な設定により切り替える切り替え手段を備えたことを特徴とするメモリ制御装置。 - 特許庁

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.例文帳に追加

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁

The CPU 51 of the main processing circuit 5 designates to read image data stored in the internal memory 403 of the camera control circuit 4 through buses 500, 100 and a slave access controller 406.例文帳に追加

メイン処理用回路５のＣＰＵ５１は、バス５００,１００およびスレーブアクセスコントローラ４０６を介して、カメラ制御用回路４の内部メモリ４０３に格納された画像データに対する読み出し指示を行う。 - 特許庁

The bus controller 20 has an address comparing part 21 for comparing the memory access address with the address for replacement control from the trace memory, and a replacement processing part 24 for replacing the instruction code or data read from the external memory with another instruction code or data when a comparison result by the address comparing part satisfies a prescribed condition.例文帳に追加

バスコントローラ２０は、メモリアクセスアドレスとトレースメモリからの置換制御用アドレスとを比較するアドレス比較部２１と、外部メモリから読み出された命令コードまたはデータについて、アドレス比較部による比較結果が所定の条件を満たす場合は、別の命令コードまたはデータに置き換える置換処理部２４を有する。 - 特許庁

A data processing system 10 comprises the microprocessor 11 for executing burst transfer in mixed different operation modes, a synchronous burst memory 13 having a mode register 14 for a setting of the operation mode of the burst transfer, and the memory controller 12 for arbitrating access between the synchronous burst memory 13 and the microprocessor 11.例文帳に追加

データ処理システム１０は、異なる動作モードを混在させたバースト転送を実行するマイクロプロセッサ１１と、バースト転送の動作モードが設定されるモードレジスタ１４を有する同期式バーストメモリ１３と、同期式バーストメモリ１３とマイクロプロセッサ１１との間でアクセスを調停するメモリコントローラ１２とを備えたものである。 - 特許庁

When the address of a pixel under consideration is designated, the memory controller 7 automatically generates an address corresponding to the filter processing based on the registered pattern to the image memory 3, and burst transfers picture data to be used for the filter processing read form the image memory 3 according to its access based on the registered pattern to a system bus 5.例文帳に追加

注目画素のアドレスが指定されると、メモリコントローラ７は、画像メモリ３に対して、登録パターンに基づいて、フィルタ処理に応じたアドレスを自動的に発生し、一方で、システムバス５に対して、登録パターンに基づくアクセスにより画像メモリ３から読み出したフィルタ処理に使用する画像データをバースト転送する。 - 特許庁

When reading access is performed to predetermined different memory blocks A1, A2, A3, ..., An, a controller 203 shifts to a state 1, through the use of a control program constituted of firmware stored in a non-volatile memory area 202, so as to transmit an affirmative response to an electronic apparatus.例文帳に追加

コントローラ２０３は不揮発性メモリ領域２０２に記憶されたファームウェアからなる制御プログラムは、予め定められた異なるメモリブロックＡ１、Ａ２、Ａ３、・・・Ａｎの読み出しアクセスがあったときに、状態１に遷移して、肯定応答を電子機器に送出する。 - 特許庁

A memory controller and a sprite state machine access the table of the graphics memory in the predetermined order in order to build up and display each graphics and corresponding special effect at a predetermined position in the horizontal scanning line on the screen of the television receiver.例文帳に追加

メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面上の水平走査線内の予め定めた位置に、各グラフィックスおよびそれに対する特殊効果を組立、表示するために、予め定めた順序で、グラフィックス・メモリのテーブルにアクセスする。 - 特許庁

In this firmware updating method in the computer server system, access to a flash memory from a south bridge is cut off in a system operation state, the firmware to be updated from a terminal is written to the flash memory via a base board management controller, and thereafter rebooting is conducted.例文帳に追加

計算機サーバ・システムにおけるファームウェアアップデート方法であって，システム稼働状態でサウスブリッジからフラッシュメモリへのアクセスを切断し、端末からの更新されるファームウェアを，ベースボード・マネージメントコントローラを経由して前記フラッシュメモリに書き込み，その後，再起動を行う。 - 特許庁